DIALOG(R) File 352: Derwent WPI:

(c) 2003 Thomson Derwent: All rts. reserv.

* * * | mage available * * 0151541**55**

WP1 Acc No: 2003-214682/200321

XRAM Acc No: C03-055045 XRPX Acc No: NO3-171305

Wiring for LCD device, has conductive layers with different width, that are laminated in order such that edge portions of conductive layers are tapered

Patent Assignee: SEMICONDUCTOR ENERGY LAB (SEME)

Inventor: KUSUYAMA Y; ONO K; SUZAWA H; YAMAZAKI S

Number of Countries: 005 Number of Patents: 005

Patent Family:

Applicat No Kind Date Patent No Kind Date JP 2002359246 A 20021213 JP 200289262 A. 20020327 200321 20020327 200321 20021106 CN 2002108075 CN 1378276 20020327 20021009 KR 200216680 KR 2002076188 A 20020319 200323 US 20030054653 A1 20030320 US 200299972 20020325 200374 20030611 TW 2002105779

Priority Applications (No Type Date): JP 200191192 A 20010327.

Patent Details:

Naim IPC Filing Notes Patent No Kind Lan Pg

35 HO1L-021/3205 JP 2002359246 A

H01L-023/52 CN 1378276

G02F-001/1345 KR 2002076188 A

H01L-021/311 US 20030054653 A1

H01L-021/768 TW 536781

Abstract (Basic): JP 2002359246 A

NOVELTY - Conductive layers (18b-20b) with different width, are laminated in order, such that edge portions of the conductive layers

DETAILED DESCRIPTION - INDEPENDENT CLAIMS are included for the foliowing:

- (1) Wiring production method;
- (2) Wiring board; and
- (3) Wiring board production method.

USE - In wiring board (claimed) used in electro-optical device such as active-matrix type LCD device, active-matrix EC display device and active-matrix type light emitting device used in electronic device such

as personal computer, DVD player and CD player. ADVANTAGE - Operating characteristic and reliability of the semiconductor device in the LCD device, are improved. DESCRIPTION OF DRAWING(S) - The figure shows the sectional view of the wiring. (Drawing includes non-English language text). Conductive layers (18b-20b)

pp; 35 DwgNo 1/22

Title: Terms: WIRE; LCD; DEVICE; CONDUCTING; LAYER; WIDTH; LAMINATE; ORDER;

EDGE; PORTION; CONDUCTING; LAYER; TAPER

Derwent Class: LO3; P81; T04; U14; W93

International Patent Class (Wain): GO2F-081/1345; HOIL-D21/311;

H01L-021/3205; H01L-021/768; H01E-023/58

International Patent Class (Additional): G02F-001/138; G02F-001/1348; G02F-001/1368; H01L-021/20; H01L-021/28; H01L-021/60; H01L-023/485;

H01L-029/786; H05K-001/00; H05K-003/46

File Segment: CPI; EPI; EngPI

DIALOG(R) File 347: JAP 10

(c) 2003 JPO & JAPIO. All rts. reserv.

|mage available 07490728 -

MANUFACTURING METHOD THEREFOR, AND CIRCUIT BOARD WIRING AND

MANUFACTURING METHOD THEREFOR

2002-359246 [JP 2002359246 A] PUB. NO.:

December 13. 2002 (20021213) PUBLISHED:

YAMAZAKI SHUNPEI 1NVENTOR(s):

SUZAWA HIDEOMI

ONO KOJI

KUSUYAMA YOSHIHIRO

APPLICANT (s): SEMICONDUCTOR ENERGY LAB CO LTD

2002-089262 [JP 20022089262] APPL. NO.:

March 27, 2002 (20020327) FILED:

2001-091192 [JP 200191192], JP (Japan), March 27, 2091 PRIORITY:

(20010327)

H01L-021/3205; G02F-001/1343; G02F-001/1368; H01L-021/20; INTL CLASS:

H01L-021/28; H01L-029/786

ABSTRACT

PROBLEM TO BE SOLVED: To provide a wiring capable of dealing with the increase in the area of a pixel part by using a material having a lew resistance and to provide a circuit board.

SOLUTION: The wiring comprises a laminated structure of a first conductive layer, having a first width and made of an alloy containing one type or a plurality of types of elements, selected from the group consisting of # and No or containing the elements as the main component or a compound as a first layer, a second conductive layer having a second width narrower than the first width, having a low resistance and made of an alloy containing Al as the main component or a compound as a second layer, and a third conductive layer having a third width narrower than the second width and containing Ii as the main component or a compound as a third layer. With the thus constitution, the wiring can fully deal with the increase in the area of the pixel part. A sectional shape of the end of at least the second conductive layer is set as a tapered shape. By forming it into such a shape, coverage can be made proper.

· COPYRIGHT: (C) 2003, JPO

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出顧公園**基号** 特開2002—359246 (P2002—359246A)

(43)公開日 平成14年12月13日(2002.12.13)

(51) Int.CL*	量別記 号	PI		5 -1	72-1*(多考)
HO1L 21/3206	* · · · · · · · · · · · · · · · · · · ·		1363		
GD2F 1/1343	Proposition		1368	٠. ٠	
1/1368 HO1L 21/29		HO1L 21/2 21/2		301R	
21/28	108 紫蓝菜	21/c 未開 求 菌求項の	1888 0数29 OL	A (全 35 頁)	最終頁に載く
(21)出願番号	特爾2002—89262(P2002—892 62)		0001538 78 株式会社半等	体エネルギージ	1 93%
(22)出顧日	平成14年3月27日(2002.3.27)	1		市長谷398番地	
2017年代主任承任	######################################			市長谷398番地	株式会社學

(72)発明者 須沢 英匯

神奈川県原木市長谷398番地 株式会社学

等体工术ルギー研究所内

等体工ネルギー研究所内

(72) 発明者 小野 幸勤

神奈川県厚木市長谷398番地 株式会社等

当体エネルギー研究所内

規約頁に続く

(54) [発明の名称] 記線およびその作製方法、並びに配線基板およびその作製方法

平成13年3月27日(2001.3.27)

(57) 【要約】


(32) 夜先日

(33) 優先核主要国

【課題】 低抵抗な材料を用いることにより、画素部の 大面積化に対応し得る配線並びに配線基板を提供することを目的とする。

日本 (JP)

【解決手段】本発明における配線は、第1の幅を有し、かつ、WまたはMoから選ばれた一種または複数種の元素、または前記元素を主成分とする合金若しくは化合物からなる第1の導電層を第1層とし、前記第1の幅より狭い第2の幅を有し、かつ、A1を主成分とする合金若しくは化合物からなる低抵抗な第2の導電層を第2層とし、前記第2の幅より狭い第3の幅を有し、かつ、T1を主成分とする合金若しくは化合物からなる第3の導電層を第3層とする積層構造であるとする。このような構成にすることで、画素部の大面積化に十分対応でき得る。また、少なくとも第2の導電層の端部における断面形状はテーバー形状であるとする。このような形状にすることで、カバレッジを良好なものとすることができ得る。



1Ô

【特許請求の範囲】

【請求項1】 第1の幅を有する第1の導電層を第1層 とし、前記第1の幅より狭い第2の幅を有する第2の印 電層を第2層とし、前記第2の幅より狭い第3の幅を荷 する第3の導電層を第3層とする積層構造であり、前径 第1の導電層または前記第2の導電層または前記第3の **導電層の端部における断面形状は、テーパー形状である** ことを特徴とする配介。

【 請求項2 】 請求項1において、前記第1の導電图 は、WまたはMoから選ばれた一種または複数種の元 景、または、WまたはMoから選ばれた一種または複緻 種の元素を主成分とする合金若しくは化合物からなる以 電層であることを特徴とする配簿。

【請求項3】:請求項1において、前記第2の導電图 は、Alを主成分とする合金若しくは化合物からなる以 電層であることを特徴とする配象。

【請求項4】 請求項1において、前記第3の導電鬥 は、Tiを主成分とする合金若しくは化合物からなる以 電層であることを特徴とする配貌。

【請求項5】 請求項1乃至4のいずれか一項におい て、前記第2の導電層は前記第1の導電周、前記篇3の **革電層および絶縁膜に覆われており、前記絶縁膜と彼す** る領域は酸化していることを特徴とする配息

《請求項6》 請求項1乃至5のいずれか一項におい て、前記配線は、液晶表示装置または発光装置の配線で あることを特徴とする配瓜。

《請求項7》 絶縁表面上に、第1の導電層と、第2の 導電層と、第3の導電層の積層からなる第1の形状の□ 電磨を形成し、

前記第1の導電圏、前記第2の導電層および前記第3の 導電層をエッチングして、第1の幅を有する第1の導口 暦と、第2の幅を有する第2の導電暦と、第3の幅を荷 する第3の導電層との積層からなる第2の形状の導電鬥 を形成し、

前記第2の幅を有する第2の導電層と、前記第3の間径 有する第3の導電層とをエッチングして、第4の幅を存 する第1の導電層と、第5の幅を有する第2の導電門 と、第6の幅を有する第3の導電層との積層からなる口 3の形状の導電層を形成する配線の作製方法であって、 前記第4の幅を有する第1の導電層または前記第5の图 を有する第2の導電層または前記第6の幅を有する第8 の導電層の端部における断面形状は、テーパー形状での ることを特徴とする配線の作製方識。

《請求項8》 絶縁表面上に、第1の導電層と、第2の | 導電層と、第3の導電層の積層からなる第1の形状の以 電層を形成し、

前記第2の導電層および前記第3の導電層をエッチング して、前記第1の導電層と、第1の幅を有する第2の以 電層と、第2の幅を有する第3の導電層との積層から徐 る第2の形状の導電層を形成し、

前記第1の導電層をエッチングして、第3の層を有する 第1の導電層と、前記第1の幅を有する第2の導電 🗓 ... と、前記第2の幅を有する第3の導電層との積層からな る第3の形状の導電層を形成し、

前記第1の幅を有する第2の導電圏および前記第2の公 を有する第3の導電層をエッチングして、第4の倍化な する第1の導電層と、第5の幅を有する第2の導図」。 第6の幅を有する第3の導躍圏との積層からなる領4の 形状の導電層を形成する配領の作組方法でひって、例② 第4の幅を有する第1の導理層または前記録5の標と行 する第2の導電層または前田第6の唱を有する第3の〇 電層の端部における断面形貌的、テーパー形状でからこ とを特徴とする配線の作風方態

【請求項9】 絶縁表面上に、第1の尊電图と、第2の 導電層と、第3の導電層の積層からなる第1の形状の□ 銀磨を形成し

前記第1の導電图、前記第2の導電鬥および前記第5の 専電層をエッチングして、 第1の信を有する[31の□□] 層と、第2の幅を有する第2の夢電灯と、第3の幅を行 する第3の導電層との積層からなる鏡2の形状の等径口 を形成し、

前記第2の幅を有する第2の登録日と、前記録3の日代 有する第3の専電層と企エッテングして、貸4のほど行 する第1の導電層と、第5の筒を宿する第2の導区 と、第6の幅を有する第3の尊属圏との積圏からなる〇 3の形状の導電層を足口し、

前記第3の形状の導電層にプラズマ処理を行う配線の行 望方法でかって、

前記第4の幅を有する第1の尊品層または前記第5の〇 を有する第2の革電層または輸配額6の傷を有する口3 の導電層の端部における断面形的的。テーパー形象では ることを特徴とする配象の作品方法

【請求項10】 絶縁表繭上に、第1の萼竜間と、口名 の導電層と、第3の導電層の積層からなる領1の形役の 導温層を形以し、

前記第2の革電層および前記録るの尊風圏企エッテング して、前記第1の導電图と、第1の個を有する第2の第 電層と、第2の傷を有する第3の尊電圏との腹圏から企 る第2の形状の尊信層を形立し

前記第1の専電層をエッテンダして、第3の信を分かる 第1の導電層と、前記録1の隠む初する録2の導配 と、前記第2の福を有する領3の幕電門との移居から必 る第3の形状の尊電層を形にし、

前記第1の幅を有する第2の尊属圏結よび前記第2の公 を有する第3の専電層企工ッチングして、第4の倍を行 する第1の導電層と、第5の傷を領する第2の導電口。 第6の幅を有する第3の範疇图との稼留からなる口への 形状の導電層を形成し、前記は4の形状の導電目にブラ メマ処理を行う記録の作組方弦でふって、前記第40人 を有する第1の導電層変化は前配額5の福を宿する[32

の導電層または前記第6の幅を有する第3の導電層の婚部における断面形状は、テーパー形状であることを特徴とする配線の作製方法。

【請求項11】 請求項7乃至10のいずれか一項において、前記第1の導電層は、WまたはMoから選ばれた一種または複数種の元素、または、WまたはMoから選ばれた一種または複数種の元素を主成分とする合金者しくは化合物からなる導電層であることを特徴とする配線の作製方法。

【請求項12】 請求項7乃至10のいずれか一項にお 10 いて、前記第2の導電層は、A1を主成分とする合金着 しくは化合物からなる導電層であることを特徴とする配 線の作製方法。

【請求項1.8】 請求項7万至10のいずれか一項において、前記第3の導電層は、Tiを主成分とする合金者しくは化合物からなる導電層であることを特徴とする配合。 線の作製方法

(請求項14) 請求項9または請求項10において、 前記プラズマ処理は酸素もしくは酸素を主成分とした気 体、またはH2Oを用いて行われることを特徴とする配 線の作製方法。

【請求項16】 請求項15において、前記第1の導電層は、WまたはMoから選ばれた一種または複数種の元素、または、WまたはMoから選ばれた一種または複数種の元素を主成分とする合金材料若しくは化合物材料であることを特徴とする配線基板。

【請求項17】 請求項15において、前記第2の導電 層は、A1を主成分とする合金材料若しくは化合物材料 であることを特徴とする配象基板。

【請求項18】 請求項15において、前記第3の導電 層は、Tiを主成分とする合金材料若しくは化合物材料 であることを特徴とする配象基板。

【請求項19】 請求項15乃至18のいずれか一項に おいて、前記第2の導電層は前記第1の導電層、前記第 3の導電層および絶縁膜に覆われており、前記絶縁膜と 接する領域は酸化していることを特徴とする配線基板。

【請求項20】 請求項15万至19のいずれか一項に おいて、前記配線基板を用いて、液晶表示装置または発 光装置が作製されたことを特徴とする配線基板。

【情求項21】 絶縁表面上に、第1の導電層と、第2の導電層と、第3の導電層の積層からなる第1の形象の 等電層を形成し、 前記第1の導電層、前記第2の導電層および前記第3の 導電層をエッチングして、第1の幅を有する第1の轉電 層と、第2の幅を有する第2の導電層と、第3の幅を有 する第3の導電層との積層からなる第2の形状の導電層 を形成し、

前記第2の幅を有する第2の導電層と、前記第3の福を有する第3の導電層とをエッチングして、第4の幅を有する第1の導電層と、第5の幅を有する第2の導電層と、第6の幅を有する第3の等電層との積層からなる第3の形状の導電層を形成する配線基板の作製方法でわって、

前記第4の幅を有する第1の導電層、または前記第6の幅を有する第2の導電層、または前記第6の幅を有する第3の導電層の端部における断面形状は、テーパー形状であることを特徴とする配線基板の作製方法。

【請求項22】 絶縁表面上に、第1の募電層と、第2 の導電層と、第3の導電層の積層からなる第1の形状の 導電層を形成し、

前記第2の導電層および前記第3の導電層をエッチング して、前記第1の導電層と、第1の幅を有する第2の導 電層と、第2の幅を有する第3の導電層との積層からな る第2の形状の導電層を形成し、

前記第1の導電層をエッチングして、第3の幅を有する 第1の導電層と、前記第1の幅を有する第2の等電層 と、前記第2の幅を有する第3の導電層との積層からな る第3の形状の導電層を形成し、

前記第1の幅を有する第2の導電層および前記第2の概 を有する第3の導電層をエッチングして、第4の幅を有 する第1の導電層と、第5の幅を有する第2の導電層、 第6の幅を有する第3の導電層との積層からなる第4の 形状の導電層を形成する配線基板の作製方法であって、 前記第4の幅を有する第1の導電層、または前記第5の 幅を有する第2の導電層、または前記第5の

第3.の導電層の端部における断面形状は、テーパー形状であることを特徴とする配線基板の作製方法。

[請求項23] 絶縁表面上に第1の導電層を形成し、前記第1の導電膜上に第2の導電層を形成し、前記第2の導電膜上に第3の導電層を形成し、前記第1乃至第3の導電層にエッチングを行って、テーバー部を有する導電層にエッチングを行って、テーバー部を有する導電層にブラズマ処理を行うことを特徴とする配線基板の作製方法。

【請求項24】 絶縁表面上に、第1の導電層と、第2 の導電層と、第3の導電層の積層からなる第1の形状の 導電層を形成し、

前記第1の導電層、前記第2の導電層および前記第3の 導電層をエッチングして、第1の幅を有する第1の導電 層と、第2の幅を有する第2の導電層と、第3の幅を有 する第3の導電層との積層からなる第2の形状の導電層 を形成し、

50 前記第2の幅を有する第2の導電層と、前記第3の幅を

有する第3の導電層とをエッチングして、第4の幅を有する第1の導電層と、第5の幅を有する第2の導電層と、第6の幅を有する第3の導電層との積層からなる第3の形状の導電層を形成し、

前記第3の形状の導電層にプラズマ処理を行う配線基板 の作製方法であって、

前記第4の幅を有する第1の導電層、または前記第5の幅を有する第2の導電層、または前記第6の幅を有する第3の導電層の端部における断面形状は、テーパー形状であることを特徴とする配線基板の作製方法。

【請求項25】 絶縁表面上に、第1の導電層と、第2 の導電層と、第3の導電層の積層からなる第1の形状の 準電層を形成し、

前記第2の導電層および前記第3の導電層をエッチング して、前記第1の導電層と、第1の幅を有する第2の導 電層と、第2の幅を有する第3の導電層との積層からな る第2の形状の導電層を形成し、

前記第1の導電層をエッチングして、第3の幅を有する 第1の導電層と、前記第1の幅を有する第2の導電層 と、前記第2の幅を有する第3の導電層との積層からな 20 る第3の形状の導電層を形成し、

前記第1の幅を有する第2の導電層および前記第2の幅を有する第3の導電層をエッチングして、第4の幅を有する第1の導電層と、第5の幅を有する第2の導電層、第6の幅を有する第3の導電層との積層からなる第4の形状の導電層を形成し、

前記第4の形状の導電層にプラズマ処理を行う配線基板 の作製方法であって、

前記第4の幅を有する第1の導電層、またけ前記第5の幅を有する第2の導電層、または前記第6の幅を有する 30 第3の導電層の端部における断面形状は、テーパー形状であることを特徴とする配款基板の作製方法。

【請求項2.6】 請求項2.1万至2.5のいずれか一項において、前記第1の導電層は、WまたはMoから選ばれた一種または複数種の元素、または、WまたはMoから選ばれた一種または複数種の元素を主成分とする合金材料若しくは化合物材料であることを特徴とする配線基板の作製方法。

【請求項27】 請求項21乃至25のいずれか一項に おいて、前記第2の導電層は、A1を主成分とする合金 材料若しくは化合物材料であることを特徴とする配線基 板の作製方法。

【請求項28】 請求項21万至25のいずれか一項において、前記第3の導電層は、Tiを主成分とする合金 材料若しくは化合物材料であることを特徴とする配線基 板の作製方法。

【請求項29】 請求項23乃至25のいずれか一項において、前記プラズマ処理は酸素もしくは酸素を主成分とした気体、またはH2Oを用いて行われることを特徴とする配線基板の作製方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、薄膜技術を用いて 形成される配線およびその作製方法に関する。また、配 線基板およびその作製方法に関する。なお、本明細書中 において配線基板とは、薄膜技術を用いて形成される配 線を有するガラス等の絶縁基板、あるいは各種基板を指 す。

[0002]

【従来の技術】近年、絶縁表面を有する基板上に形成された半導体薄膜(厚さ数~数百亩 m程度)を用いて薄膜トランジスタ(TFT)を構成する技術が注目されている。 薄膜トランジスタは IC (Integrated Circuit) や電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。

【0003】従来より、画像表示装置として液晶表示装置が知られている。ペッシブ型の液晶表示装置に比べ高精細な画像が得られることからアクティブマトリクス型の液晶表示装置においては、マトクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極を駆動することによって、画面上に表示パターンが形成される。群しくは選択された画素電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画案電極と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。

【0004】このようなアクティブマトリクス型の液晶 表示装置の用途は広がっており、画面サイズの大面積化 とともに高精細化や高閉口率化や高信頼性の要求が高ま っている。また、同時に生産性の向上や低コスト化の要 求も高まっている。

[0005]

【発明が解決しようとする課題】上記TFTの配線としてA1 (アルミニウム)を用いてTFTを作製した場合、熱処理によってヒロックやウイスカー等の突起物の形成や、A1原子の絶縁膜や活性領域、特にティネル形成領域への拡散により、TFTの動作不良やTFTの電気的特性の低下を引き起こす場合がある。

0 【0006】そこで、熱処理に耐え得る金属材料(代表的には高い融点を有している金属元素)、例えば、▼ (タングステン) やMo (モリブデン) を用いることが考えられる。しかしながら、これらの元素の抵抗率はA 1と比較して非常に高い。(表1)

[0007] :

•	7
配線材料	抵抗率 [µOcm]
AI	2
W	10~20
No ·	15~25

【0008】そのため、画面サイズが大面積化すると、 配線選延が問題になってくる。そこで、配線を太くして 抵抗を下げる方法が考えられる。しかしながら、配線の 幅を広げると、設計の自由度の低下および画素部におけ る開口率の低下が問題になる。また、配線の膜厚を厚く すると、配線が立体交差する箇所でショートしやすくな ったり、配線の段差部でのカパレッジが悪くなる。

【0009】そこで、本発明は、上記の問題を解決し、 大画面化に対応でき得る配線およびその作製方法、並び に配線基板およびその作製方法を提供することを課題と する。

[0010]

【課題を解決するための手段】本発明は、配線構造を、 第1層として、WまたはMoから選ばれた一種または**複** 数種、または、WまたはMoから選ばれた一種または複 数種を主成分とする導電膜を用い、第2層としてAIを 主成分とする低抵抗な導電膜を用い、第3層としてTi を主成分とする導電膜を用いた積層構造とすることによ って、配線の低抵抗化を図るものである。本発明におい て、AIを主成分とする低抵抗な導電膜を他の導電膜で 挟むことで、熱処理によるヒロックやウイスカー等の突 起物の形成を防ぐことができる。 また、第1層および第 3層が高融点の導電膜であるためパリアメタルとして機 能し、AI原子が絶縁膜や活性領域へ拡散することを防 ぐことが可能となる。 (表2) また、本発明の配線上に 絶縁膜を形成し、該配線とのコンタクトを形成する際、 第3層が前記絶縁膜のエッチングにおけるストッパーと して機能するため、コンタクト形成が容易になる。ま た、Allは、透明導電膜として代表的な1.TO膜と接触 · すると、電触を起こし、コンタクト抵抗値が高くなる が、第3層としてTiを主成分とする導電膜で形成する ため、コンタクト抵抗値が良好なものとなる。

【0011】 【波2】

配線材料	Ma (C)
Al	660.4
W.	3387
No	2610
Ti	1676

【0012】さらに、本発明において、少なくともAlを主成分とする低抵抗な導電膜で形成される第2層の協
部はテーパー形状であるとする。テーパー形状とすることで、段差部でのカバレッジが向上する。なお、本明細
書においてテーパー角とは、水平面と材料層の側面とがなす角を指している。また、本明細書中では便宜上、テーパー角を有している側面をテーパー形状と呼び、テーパー形状を有している部分をテーパー部と呼ば、

【0013】本明細魯で開示する発明の構成は、第1の幅を有する第1の導電層を第1層とし、前記第1の個より狭い第2の幅を有する第2の導電層を第2層とし、輸記第2の幅より狭い第3の幅を有する第3の導電層を第3層とする積層構造であり、前記第1の導電層または輸記第2の導電層または前記第3の導電層の端部における断面形状は、テーパー形状であることを特徴としている

【0014】上記構成において、前記配線は、Wを主席 分とする合金もしくは化合物かちなる導電店(第1層) と、A 1 を主成分とする合金もじくは化合物からなる場 電層 (第2層) と、Tiを主成分とする合金もしくは化 合物からなる導電層(第3層)との積層構造を有してい ることを特徴としている。または、前記配線は、Mo & 主成分とする合金もしくは化合物からなる導電層(第1 層)と、A J を主成分とする合金もしくは化合物からな る導電層 (第2層) と、Tiを主成分とする合金もしく は化合物からなる導電層(第3層)との積層構造を有し ていることを特徴としている。例えば、第1層として、 W、WN、Mo等を用いることができ、第2層として、 A1, A1-Si (2wt%), A1-T1 (1wt %) , Al-Nd (1wt%) , Al-Se (0. 18 w 1 %) 等を用いることができ、第3層として、Ti、 TiN等を用いることができる。これらはスパッタ後、 プラズマCVD法等によって形成することができる。ま た、第2層において、A1一S1等を形成するには、S i 等の元素がA 1 に溶けることのできる限界. (固溶**段)** があり、固溶度が高いほど抵抗率も高くなり、耐熱性も 変化する。そのため、配線に適した抵抗率や耐熱性、S i 等の元素の固溶限との兼ね合いによって、A1中にお けるSi等の割合は実施者が適宜決定すればよい。

10 【0015】表3に、配線を形成する各導電層における 抵抗率の例を示す。表3から、A1を主成分とする合金 もしくは化合物からなる導電層は他の導電層に比べて非 常に低抵抗であることが分かる。

[0016]

[表3]

配架材料	抵抗耶[µQcm]	
Wを主成分と	W	10~80
する材料	WM	150~220
Altida.	Al	8.
する材料	A1-51 (240X)	8. 5~4. 5
	AI-TI (IWES)	0~10 .
· .	A1-Nd (1wt X)	7~10
	A1-Sc (0. 18wt %)	8. 5-4. 0
でも主成分と	100	50 ~30
する材料	TIN	130~200

【0.01.7】 耐熱性および導電性を有する第1の導口 膜、第2の導電膜および第3の導電膜を高速でかつ精度 良くエッチングして、さらに端部をテーパー形状とする ことができるのであれば、どのようなエッチング方法で も適用できる。その中でも、特に高密度プラズマを用い たドライエッチング法を適用するのが望ましい。高密度 プラズマを得る手法にはマイクロ液、ヘリコン液(Helli con Vave Plasma: HWP) や誘導結合プラズマ(Induc tively Coupled Plasma: 『CP』を用いたエッチング 装置が適している。例えば、ECR (Electron Cyclotr on Resonance) エッチング装配、SWP (Surface Vave Plasma) エッチング装配、『CPエッチング装配、2 周波の平行平板励起型エッチング装置などを用いればよ いる特に、『CPエッチング装置はプラズマの制御が密 場であり、処理基板の大面積化にも対応できる。

【00.18】例えば、プラズマ処理を高精度に行うための手段として、高周波電力をインピーダンス整合器を介して複数本の渦巻き状コイル部分が並列に接続されて終るマルチスパイラルコイルに印加してプラズマを形成する方法を用いる。さらに、被処理物を保持する下部電灯にも、別途高周波電力を印加してパイアス電圧を付加する網点としてがる。

『00』9』このようなマルチスパイラルコイルを適関 した『CPを用いたエッチング装置を用いると、テーパー部の角度(アーパー角)は基板側にかけるパイアス ○ 力によって大きく変化を示し、パイアス電力をさらに高 め、また、圧力を変化させることによりテーパー部の角 度を5~85°まで変化させることができる。

【0020】また、第2層および第3層におけるエッチングに用いるガスは塩素系ガスが望ましい。例えば、51014、HC1、CC14、BC15、C12等を用いることができる。

『〇〇21』第1層におけるエッチングに用いるガスはフッ素系ガスが望ましい。何えば、NF2、CF4、C2F6、SF6等を用いることができる。また、第1層におけるエッチングはフッ案系ガスと同時に塩素系ガスも以入すると、エッチングレートが向上するので望ましい。『〇〇22』また、上記の導電層を用いた積層構造からなる配線とすることで、『CPエッチング法等を用い

て、配線の端部をテーパー形状とする。配線の端部をテ ーパー形状とすることで、後工程で形成される膜等の分 パレッジを良好な仏のとすることがでなる。

『0023』上記格成において、前記第1の導電層の○ 部はテーパー形状であることが望ましい。そして、そのテーパー形状を成している部分(ケーパー部)は、「32の導電層と重なっていない領域でかり、その領域の○ は、第1の幅から第2の幅を登し引いた塔でかる。 はた、第2の導電層はテーパー形状とし、第1の導電□におけるテーパー部のテーパー角に比べて大きいとするのが望ましい。また、第3の導電□はテーパー形状とするのが望ましく、第2の導電圏におけるテーパー部のテーパー角とほとんど同じにするのが望ましい。

{0.0.2.4} また、本発明を実現するための紹成的、□ 縁表面上に、第1の導電图と、第2の導電图と、第8の 尊電層の積層からなる第1の形状の導電層を形成し、☆ 記第1の専電層、前記第2の尊尾層などび前記額3の口 電層をエッチングして、第1の幅を有する第1の幕侵口 と、第2の幅を有する第2の幕尾口と、第3の信を分す る第3の導電層との積層からなる第2の形状の導電口企 形成し、前記第2の幅を有する第2の導電圏と、前記口 3の幅を有する第3の幕隠圏と企エッチングして、ほく の幅を有する第1の導電图と、第5の幅を有する第8の 導電層と、第6の幅を有する第3の導電圏との務層から なる第3の形状の導電層を形成する配像の作品方法で心 って、前記第4の福を有する第1の導電層または前巴瓜 5の幅を有する第2の導躍圏または前記第6の個を分す る第3の導電層の始部における断面形状的、 テーパーじ 級であることを特徴としている。

【0025】上記格成において、前宮配別は、W企主に分とする合金もしくは化合物からなる薄電に(第1日)と、A1を主成分とする合金もしくは化合物からなる口電層(第2層)と、T1を主成分とする合金もしくは公合物からなる導電層(第3回)との額層経過を行していることを特徴としている。または、前記配別は、Moで主成分とする合金もしくは化合物からなる等電に(131日)と、A1を主成分とする合金もしくは化合物からなる導電層(第2图)と、T1を主成分とする合金もしくは化合物からなる導電層(第3回)との積層経過を行し

.

ていることを特徴としている。

【0026】また、上記の導電層を用いた積層構造からなる配線とすることで、ICP(Inductively Coupled Plasma: 誘導結合型プラズマ)エッチング法等を用いて、配線の端部をテーパー形状とする。配線の端部をテーパー形状とすることで、後工程で形成される膜等のカパレッジを良好なものとすることができる。

【0027】上記構成において、前記第1の導電層の場部はテーパー形状であることが望ましい。そして、そのテーパー形状を成している部分(テーパー部)は、第2の導電層と重なっていない領域であり、その領域の幅は、第1の幅から第2の幅を差し引いた幅である。また、第2の導電層はテーパー形状とし、第1の導電層におけるテーパー部のテーパー角に比べて大きいとするのが望ましい。また、第3の導電層におけるテーパー部のテーパー角とほとんど同じにするのが望ましい。

【0028】また、本発明の他の構成は、絶縁基板と、 記線とを有する配線基板において、前記配線は、第1の 幅を有する第1の導電層を第1層とし、前記第1の幅よ 20 り狭い第2の幅を有する第2の導電層を第2層とし、前 記第2の幅より狭い第3の幅を有する第3の導電層を第 3層とする積層構造であり、前記第1の導電層または前 記第2の導電層または前記第3の導電層の端部における 断面形状は、テーパー形状であることを特徴としている。

【0029】上記構成において、前記配線を形成する工程は、Wを主成分とする導電膜を形成し、A1を主成分とする導電膜を形成し、Tiを主成分とする導電膜を形成して積層した後、マスクによりエッチングして形成す 30 ることを特徴としている。また、上記構成において、前記配線を形成する工程は、Moを主成分とする導電膜を形成し、Tiを主成分とする導電膜を形成して積層した後、マスクによりエッチングして形成することを特徴としている。

【0030】上記構成において、前記第1の導電層の増 部はテーパー形状であることが望ましい。そして、その テーパー形状を成している部分(テーパー部)は、第2 の導電層と重なっていない領域であり、その領域の幅 は、第1の幅から第2の幅を差し引いた幅である。ま た、第2の導電層はテーパー形状とし、第1の導電層に おけるテーパー部のテーパー角に比べて大きいとするの が望ましい。また、第3の導電層もテーパー形状とする のが望ましく、第2の導電層におけるテーパー部のテー パー角とほとんど同じにするのが望ましい。

【6031】また、本発明を実現するための構成は、絶縁表面上に、第1の導電層と、第2の導電層と、第3の 導電層の積層からなる第1の形状の導電層を形成し、輸 記第1の導電層、前記第2の導電層および前記第3の等 電層をエッチングして、第1の幅を有する第1の導電層

と、第2の福を有する第2の導電層と、第3の福を有する第3の導電層との積層からなる第2の形状の導電層を形成し、前記第2の福を有する第2の導電層と、前記第3の福を有する第3の導電層と、第5の福を有する第2の導電層と、第6の福を有する第3の導電層との積層からなる第3の形状の導電層を形成する配線基板の作製方法であって、前記第4の福を有する第1の導電層、または前記第5の福を有する第2の導電層、または前記第6の轉を有する第3の導電層の端部における断面形状は、テーバー形状であることを特徴としている。

【0032】上記構成において、前記配線を形成する工程は、Wを主成分とする導電膜を形成し、A1を主成分とする導電膜を形成し、Tiを主成分とする導電膜を形成して積層した後、マスクによりエッチングして形成することを特徴としている。また。上記構成において、前記配線を形成する工程は、Moを主成分とする導電膜を形成し、Tiを主成分とする導電膜を形成し、Tiを主成分とする導電膜を形成して積層した後、マスクによりエッチングして形成することを特徴としている。

【0033】また、上記の夢電層を用いた積層構造からなる配線とすることで、ICP (Inductively Coupled Plasma: 誘導結合型プラズマ) エッチング法等を用いて、配線の端部をテーパー形状とする。配線の端部をテーパー形状とすることで、後工程で形成される膜等のカパレッジを良好なものとすることができる。

【0034】上記構成において、前記第1の導電層の知部はテーパー形状であることが望ましい。そして、そのテーパー形状を成している部分(テーパー都)は、第2の導電層と重なっていない領域であり、その領域の個は、第1の幅から第2の幅を差し引いた幅である。また、第2の導電層はテーパー形状とし、第1の導電層におけるテーパー部のテーパー角に比べて大きいとするのが望ましい。また、第3の導電層におけるテーパー部のテーパー角とほとんど同じにするのが望ましい。

【0035】本発明は、従来の配線または配線基板の作製プロセスに適合した、簡単な方法で配線の低抵抗化を実現できる。そのため、設計の自由度および画案部における開口率の向上が可能となる。そして、配線がデーバー形状である導電層を含んでいるため、カベレッジを良好なものとすることができる。このような利点を満たした上で、アクティブマトリクス型の液晶表示装置に代表される半導体装置において、画案部の面積が大きくなり大画面化しても十分に対応することが可能となり、数字導体装置の動作特性および信頼性を向上させることを可能とする。

[0036]

【発明の実施の形態】本発明の実施形態について、個 1 を用いて説明する。本実施形態では、本発明を利用した

50

TFTのゲート電極を備えた配線基板について説明する。

【0037】まず、基板10上に下地絶縁膜11を形成する。基板10としては、ガラス基板、石英基板、シリコン基板、プラスチック基板、金属基板、可換性基板などを用いることができる。前記ガラス基板として、ペリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板が挙げられる。また、可設性基板とは、PET、PES、PEN、アクリルなどからなるフィルム状の基板のことであり、可換性基板を用いて半導体装置を作製すれば、軽量化が見込まれる。可換性基板の表面、または表面および裏面にアルミ膜(A10N、A1N、A10など)、炭素膜(DLC(ダイヤモンドライクカーボン)など)、SiNなどのパリア層を単層または多層にして形成ずれば、両久性などが向上するので望ましい。

【0038】また、下地絶縁膜11としては、酸化珪母膜、変化珪素膜または酸化変化珪素膜などの絶縁膜から成る下地膜11を形成する。ここでは下地膜11として2層構造(11a、11b)を用いた例を示したが、節20記絶縁膜の単層膜または2層以上積層させた構造を用いても良い。な好、下地絶縁膜を形成しなくてもよい。

【0039】次いで、下地絶縁膜上に半導体層12をほる。半導体層12は、非晶質構造を有する半導体配を公知の手段(スパック強、LPCVD法、またはプラズマCVD法等)により成膜した後、公知の結晶化処配(レーザ結晶化法、熟結晶化法、またはニッケルなどの施謀を用いた熟結晶化法等)を行って得られた結晶質等等体膜を第1のフォトマスクを用いて所望の形状にパターニングして形成する。この半導体層12の厚さは25~80nm(好ましくは30~60nm)の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくは建業または珪素ゲルマニウム(SiGe)合金などで形成すると配い。

『0040』次いで、半導体層』2を覆う絶縁度13℃ 形成する。絶縁度13以プラズマCVD法またはスペッ 夕法を用い、厚さを40~150nmとして珪素を含む 絶縁度の単層または積層指遣で形成する。な珍、この〇 縁度13はゲート絶縁度となる。

 等)を主成分とする導電膜を用いればよい。

【0042】次いで、第2のフォトマスクを用いてレジストマスク17aを形成し、『CPエッチング装置で使用いて第1のエッチング工程を行う。この第1のエッテング工程によって、第1万至第3の導電瓜14~16でエッチングして、図1(B)に示すように、端部に多いてテーパー形状を有する部分(テーパー部)を有する「30~20aを得る。

【0043】次いで、第2のファトリングラフィ工品で形成したレジストマスタ170をそのまま聞い、『CPエッチング装置等を用いて第2のエッチングを行う。この第2のエッチング工程によって、第2の導起图190および第3の導電層180を選択的にエッチングして図1(C)に示すような第2の導電層19bおよび第3の導電層18bを形成する。な珍、この第2のエッチングの窓、レジストマスタ、第1の導電層、及び絶縁取らかずかにエッチングされて、それぞれレジストマスタ17b、第1の導電層20b、絶縁取21bが形成される。第1の導電層20bは、第1の宮(関1)を行して移り、第2の導電層19bは、第2の宮(図2)を行しており、第3の導電層18bは、第3の宮(図2)を介しており、第3の導電層18bは、第3の宮(図2)を介しており、第3の導電層18bは、第3の宮(図2)を介しており、第3の高電の図より大なく、第2の日は第3の宮より大ない。

【0044】なお、ここでは、施銀口13の腹波りを分えるために、2回のエッチング(紅1のエッチングエ目と第2のエッチング工程)を行ったが、配1(に)に示けような電板接近(第3の導電图18bと第2の導ほ)19bと第1の導電層20bの積層)が形成で全るのであれば、特に2回に限定されず、複数回であっても良いし、1回のエッチング工題で行ってもよりも

《0045》このように本発明で於ゲート配換が低極於な事電層で形成されているため、画案部の面積が大面訂化しても十分駆動させることができる。もちろふ、本窓明はゲート配線だけでなく、各種配線に用いることができ、基板上にこれらの配線が形成された配線基板を作品することができる。そして、このような配線が形成されている半導体装置の動作特性および信頼性を向上させることが可能でひる。

【0046】以上の格成でなる本発明について、以下に 示す実施例でもってさらに詳細な説明を行うことをす る。

100471

【実施例】以下に本発明の実施例を照明するが、徐定これらの実施例に限定されないことはもちろんでかる。 【0048】【実施例1】本発明を利用したゲートほごを備えた配象基板について、その協識の一例を以下に認明する。

【0049】まず、基級10上に下地速最近11を区で する。基板10としては、ガラス基板や石英基質やシリコン基板、全属基板または可提性基板の表面に絶縁にな 形成しだものを用いても良い。また、処理温度に耐えう る耐熱性を有するプラスチック基板を用いてもよい。 �� 実応例では、コーニング社製1737ガラス基板を用い

『『0050』また、下地絶縁膜』』としては、酸化珪原 膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から 成る下地膜11を形成する。ここでは下地膜11として 2層Ŕ遺 (11a、11b) を用いた例を示したが、酌 記絶縁膜の単層膜または2層以上積層させた構造を用い でも良い。なお、下地絶縁膜を形成しなくてもよい。本 10 実施例では、膜厚50mmの酸化窒化珪素膜11g(畑 成比Si=32%、O=27%、N=24%、H=17 %)を形成した。次いで、膜厚100mmの酸化窒化粧 条膜』16(組成比Si=32%、O=59%、N=7 %、H=2%)を形成した。

【0051】 放いで、下地絶縁膜上に半導体層12を泛 成する。半導体層12は、非晶質構造を有する半導体区 を公知の手段(スパック弦、LPCVD法、またはプラ スマCVD法等)により成膜した後、公知の結晶化処型 (レーザ結晶化法、熱結晶化法、またはニッケルなどの 20 **፞ 仕媒を用いた熟結晶化法等)を行って得られた結晶質等** 導体膜を第1のフォトマスクを用いて所望の形状にパタ ーニングして形成する。この半導体層 12の厚さは25 ~80nm (好ましくは30~60nm) の厚さで形成 する。結晶質半導体膜の材料に限定はないが、好変しく 付珪素または珪素ゲルマニウム(SiGe)。合金などで 形成すると良い。本実施的では、プラズマCVD法を閲 り、55 nmの非晶質珪素膜を成膜した後、ニッケルで 含む溶液を非晶質珪素腹上に保持させた。 この非晶質症 秦膜に脱水素化(500℃、1時間)を行った後、熱陰 晶化(550℃、4時間)を行い、さらに結晶化を改合 するためのレーザアニール処理を行って結晶質珪素膜で 形成した。そして、この結晶質珪素膜をフォトリングラ フィ法を用いたパターニング処理によって、半導体配介 2を形成した。

【0052】故いで、半導体图12を覆う絶縁峻13分 形成する。絶縁展13はプラズマCVD注まだはスペッ 夕法を用い、厚さを40~1、50 nmとして珪素を含む 絶縁膜の単層または積層指遣で形成する。 なば、このに **縁膜13はゲート絶縁膜となる。本実施例では、プラス** マCVD法により』』』のnmの厚さで酸化窒化珪素に (組成比Si=32%、O=59%、N=7%、H=2 %》:下形成した。

[0053] 欲いで、絶縁腹13上に膜厚20~100. nmの第1の導電膜14と膜厚100~800 nmの第 2の導電膜15と膜厚20~100nmの第3の導電瓜 16とを積層形成する。スパック法等により、絶縁匹と 接する第1の導電層としては、チャネル形成領域への位 散を防ぐためにWまたはMoを主成分とする導電口

(W、WMo、Mo역) を用いればよい。また、第2の 50

導電層としては、AIを主成分とする低抵抗な導電厂 (Al, Al-Ti, Al-Sc, Al-Si等) を閲 いればよい。また、第3の尊電圏としては、コンタクト 抵抗の低いTiを主成分とする導電に(Ti、TiN 等)を用いればよい。本実施例では、スパック法によ 9、膜厚30nmのW腹からなる第1の導電取11ペと、 膜厚500nmのA I ーT i 膜からなる第2の等電圧II 5と、膜厚50nmのTi腺からなる第3の導躍以10 とを積層形成した。第2の導電取15のTiの副合成1 %であり、ターゲットにAI-Tiを用いて形成した。 【0054】続いて、第1のエッチング処理を行う。□ 1のエッチング処理では第1のエッチング条件及び532 のエッチング条件で行う。本実施例では第1のエッテン グ条件として、『CP (Inductively Coupled Plass): 誘導結合型プラズマ)エッチング法を興い、エッチング 用ガスにBC12とC12とO2とを用い、それぞれのが ス流量比を65:10:5 (sccm) とし、1. 2P aの圧力でコイル型の電極に450WのRF (13.56円) 2)電力を投入してプラズマを生成して147秒のエッ チングを行った。 ここでは、 依下電器産資(統) 気の [CPを用いたドライエッチング装口 Codal E645 一口』(CP)を用いた。 基板側(欧河ステージ) にもる 00年のRF(13.56分記)紀力を投入し、実質的に公の 自己ペイアス電圧を印加する。第1のエッテング祭命で のレジネトに対するエッテング遊底は255.5mm/ minであり、Al-Tiに対するエッチング速度配名 3.3. Anm/minであり、Wに付けるエッチングご 度以133. 8 nm/m inである。なほ、Tiのエッ チング速度はAIーTiと限とんど同じである。 図23 に示すように、この第11のエッチング条件によりA11ー Ti 膜およびTi 臓をエッチングして、端部がテーパー 形状である第2の導電局29岁よび第3の導電图28代 得名。/また、この第1のエッケング条件によって、A目 一下 i 展および丁 j 図のテーパー角は、防45°と応 る。なお、Wに対するエッテング意底性レジスト、T 1、A.I - T i 比较《T+分选》论的、每10年展口8 のは主として表面のみがエッテングされ、第2の尊包口 29まよび第3の萬電局28と国ならない領域がごく必 っている。

【0055】この①、レジストからなるマスタ170径 除去せずに第2のエッテング条件に定立。エッテング同 ガスにCFoとClaとOaとを聞い、それぞれのガスに 最比を25:25:10 (sccm) なし、1 PoのE カでコイル型の電極に500%のRF(13.56分配)(こう) を投入してプラズマを生成して30秒のエッチング公分 った。 基板側 (試例ステージ) に 6 2 0 WのR F (III.S 6份位)電力を投入し、 実質的に負の自己バイアス電距令 印加する。CF4とCI2とO2を混合した第2のエッケ ング条件ではW膜のみエッチングされる。 記2のエッテ ング条件でのWに対するエッチング遊配は124. 6回

m/m1 nである。なお、ゲート絶縁膜上に残渣を残す ことなくエッチングするためには、10~20%程度の 割合でエッチング時間を増加させると良い。

【0056】このように、第2のエッチング条件による 第1の蓴電層30のエッチングは、第1のエッチング条件により形成される第2の鸢電層29および第3の蓴電層28 (およびレジスト27) をマスクとしている。そのため、第2のエッチング条件により形成される第1の 箏電層20aの幅は、第1のエッチング条件によって制御すればよい。このような段階を経ることにより、不純物領域となる領域の福を容易に制御することができる。

【0057】上記第1のエッチング処理では、レジスト からなるマスクの形状を適したものとすることにより、 基板側に印加するパイアス電圧の効果により第1の導電 層及び第2の導電層の端部がテーパー形状となる。この テーパー部の角度は15~45° とすればよい。 こうし て、第1のエッチング処理により第1の導電層20aと .第2の導電層19 aと第3の導電層18 a から成る第1 の形状の導電層を形成する。ここでのチャネル長方向の 第1の導電層の幅は、上記実施の形態に示したW1に相 当する。21 aはゲート絶縁膜であり、第1の形状の導 電層で覆われない領域は20~50m程度エッチングさ れ薄くなった領域が形成される。なお、ここでの第1の エッチング処理は、実施の形態に記載した第1のエッチ ング工程 (図1 (B)) に相当する。このようにして形 成された第1の形状の導電層のSEM写真を図2(A) に示す。

【0058】次いで、レジストからなるマスクを除去せずに第2のエッチング処理を行う。ここでは、エッチング

*グ用ガスにBC1:とC1:とを用い、それぞれのガス**疣** 量比を20:60 (sccm) とし、1.2PaのE力 でコイル型の電板に600WのRF (13.50Mtz) 電力を 投入してプラズマを生成してエッチングを行った。 芸板 側(試料ステージ)にも100WのRF (13.56Mb) 電 力を投入し、実質的に負の自己ペイアス電圧を印加す る。第2のエッチング処理では、Al一Ti膜およげT i 膜が選択的にエッチングされる。この第2のエッチン グによりA1一Ti膜およびTi膜のテーパー角は80 ・ となった。この第2のエッチング処理により第20年 電層19 bおよび第3の導電層18 bを形成する。一 方、第1の導電層20aは、第2の導電層や第3の等電 層に比べてほとんどエッチングされず、第1の導電層2 O b を形成する。なお、ここでの第2のエッチング処理 は、実施の形態に記載した第2のエッチング工程(図1 (C)) に相当する。このようにして、チャネル長方向 の第1の導電層の幅がW1、第2の導電層の幅がW2、 第3の導電層の幅がW3である第2の形状の導電層が影 成された。第2の形状の導電層のSEM写真を図2

o (B) に示す。

【0059】また、表4に、Al-Ti膜のエッチングレートの面内ばらつきを考慮し、Al-Ti膜の下層に形成される膜のAl-Ti膜に対するエッチングレートの比が2~10であった場合に、エッチングされる下層膜の膜厚(単位はnm)を計算した結果を示す。このとき、Al-Ti膜の膜厚を500nmとし、面内でまち%のばらつきがあるものとして計算した。

〔0.060] 【表4]

星を打つ。 ら		34. 3	7 7 4	-					
				下用膜(. भ्राप्	还权地.			10
A-TOERO	71	3	4	- 6		2			
はらつき(土ギ)	300.0	200.0	150.0	120.0	100.0	* 85.7	75.0	66.7	60.0
		733.4	175.1	140.1	118.7	100.0	. 87.5		70.0
<u> </u>	<u>\$350.1</u>	266.9		180.1	133.5	1144	100.1	89.0	
. 3	400.4	300.5			150.2	128.B	, 112.7		
	450.7	334.2		200.5	167.1	143.2		111.4	
5					184.0				
- 6	552.0 603.0				. 201.0	172.3	150.7	. 134.0	
		436.1	327.1		2184	188.9	. 163.5	145.4	130.
<u> </u>	654.2	. 470.5				291.5			141:1
*	705.7	505.1				216.5			
10		-				231.4			162.
-, 1,41	" 809.8					246.4			
12		574.9 610.3						- 203.4	
	915.5				3230	276.9	242.2	215.3	
14					341.0	292.3	, 255.8	S 227.3	· 204
49	1023.0	0020	שיוני .	7002			_		

【0061】表4で示すように、A1-Ti腹に対する。エッチングレートのばらつきが大きくなるにつれ、エクチングされる膜厚は厚くなり、また、下層膜に対する選択比が上がるにつれてエッチングされる膜厚は薄くなる。この特性を利用すれば、所望の形状の配線を形成することが可能となる。

【0062】このように本発明ではゲート配線が低抵抗な導電層で形成されているため、画素部の面積が大面積化しても配線遅延等の問題が生じることなく、十分駆動させることができる。そして、このような配線が形成さ 50

れている半導体装置の動作特性および信頼性を向上させることが可能である。

【0063】 [実施例2] 本実施例では、実施例1における第1のエッチング外理のうち、第1のエッチング外件における条件を変えた場合について、図3〜図6を用いて以下に説明する。ここでは、第1のエッチング条件における条件を変えているので、ゲート配線は実施例1における第2の尊電層および第3の尊電層の2層のみを形成しているが、実施例1における第1の尊電層を下層として3層にした場合にも適用できる。

【0064】まず、1737ガラス基板10上に、スパック法により膜厚200nmの酸化窒化膜33を形成する。次いで、前記絶縁膜33上に、スパック法により、膜厚500nmのA1-Ti膜からなる第1の導電膜34と、膜厚100nmのTi膜からなる第2の導電膜35とを指層形成した(図3(A))。

【0065】続いて、第2の導電膜上にレジストを形成して、エッチング処理を行う。このエッチング処理は、実施例ではエッチング処理として、ICP (Inductively Coupled Plasma:誘導結合型プラズマ) エッチング法を用い、1.2Paの圧力で、エッチング用ガスにBC12とを用いた。そして、それぞれのガス流量比と、コイル型の電極および基抜倒(試料ステージ)に印可する電力を表5に示すように変化させてエッチングを行った(図3(B))。このエッチング処理により、レジスト、第2の導電膜35および第1の導電膜34はエッチングされ、第2の導電膜37および第1の導電層38が形成される。また絶縁膜もエッチングされて40に示す形状の絶縁膜となる。

100661

【表5】

100	108	Bias	・ガス・	济量	1カガ 時間
24	(I).	(II)		(secm)	(s)
1	100	300	BC1, : C1,	60:20	268
\$	300	300	BCI, CI,	E0: 26	. 168
3	7,00	300	BCI, : Cl	68:20	.159
4	· 500 ·	100	BCI, : CI,	50:20	175
5	500	200 .	BCI; : CI2	10:20	147_
6	500	400	BC1, : C1,	60 : 20	147
7	500	300	BC1, : C1,	20:50	. 55
	500	300	BC1, : CI2	10:40	81
3	500	300	BCI, : Cla	70:10	350

*【0067】表5で示す条件によって得られる導電層を SEMにより15000倍にて観察した形状を図4~図 6に示す。図4 (A) は条件1により形成された導電層 であり、図4 (B) は条件2により形成された導電層で あり、図4 (C) は条件3により形成された導電層であ る。また、図5 (A) は条件4により形成された導電層 であり、図5 (B) は条件5により形成された導電層で あり、図5 (C) は条件6により形成された導電層であ る。また、図6(A)は条件7により形成された導電**層** であり、図6 (B) は条件8により形成された導電層で あり、図6 (C) は条件9により形成された導電層であ る。図4からコイル型の電極に印加する電力が高くなる につれて、テーパー角が大きくなることが分かる。 図 6 から基板側に印加する電力が高くなるにつれて、テーパ 一角が大きくなることが分かる。 図6からBC 120ガ ス流量が大きくなるにつれて、テーバー角が大きくなる ことが分かる。このように、条件によって得られるテー パー部の角度が変わることがわかる。また、表6に表6 で示した条件により得られたエッチングレートを示す。 さらに、それぞれの良に対する選択比を表7に示す。 A 1ーTiとWとの選択比が大きな条件で異方性エッチン グが可能となり、所望の形状の英電層を形成することが できる。

[0068] (表6]

*.20

_							T 70					
. : 1			<u> </u>	了次定量	11483 7	on/nin)	V2 21 (ns/sin)	T (nn	/iiii)	SiOM (n	s/s in)
4		TCP	8135	1 AT 2	(Ave)	(30)	(Ave)	(30)	(ava)	(3 0.)	· (Ave)	(30)
	杂件	(8)		(scca).		39.3	122 4.	. 33. 1	37. 1.	6.4	38, 4:	1.1
1		100		60 : 20	236.9	51.4	157.9	36.7	59.4	16. 2	66. 4	1.9
		700	300	60:20		63. 2	263.1	33.5	110.7	121/1	1075-6	12.0
				60 : 20		40.6	133.7	26. 3	41.4	17.0	56, 0 .	12
- 1	1	200	200	60:20	246.8	46. 1	199. 6	21.7.	69.1	.22.3	.81.8	:
		500	400	60:20	251.0	55. 2	255. 3	24.4	102: 6	- 21.3	104.0	13. 5
		500				111.0	395. 2	: 70.7:-	127:8	-43.9	104:0	17. 6
		500		40.: 40		116.5	351. 1	62.2	112.4.		:101:0	16.8
	-		300	70:10	142.3	24.2	148.6	17.7	61.6.	10.8	99. 3.4	

[0069]

20 【表7】

				,								
-		1127	9 4 7 U	2071	3F7	選択比	.WE3	77 62	択比	SIONE	अ न्र	SKIP.
1 🛠	A-SIL	7190	基代比	77: AT 5	-	SON	AL-Si	レル	SION	Ϋ́	WAL	
111	レンスト	. W .	SON	Al-Si	. "		0.22	0.30	n 67	0.23	6.31	1:03
· F-	1.138	4,55	4.40	0.73	3.30	3.19	***	1 2 2 2	0.89	920	0.34	1.12
1	1,20.	. 3 99	., 3.57	0.64	3.33	2.58	-0.25	. 0.30		0.20	- 2.4	0.77
100	1:00	2.37	2 44	1.00	2.38	2.45	0.42	0.42	1.03	0.41	0.71	135
-	75	5.72	4 23	0.56	3.23	2.39	0.17	0.31	0.74	0.24	0.42	143
-	13 1.25	3.57	302	0.81	2 B9	2.44	· 0.28	. 6.35	0.85	0.33	0.41	
1773	1.24		3.02	.1.02	2.49	. 2 48	0.41	.0.40	. 0.00	. 0.41	0.41	1.01-
ينا ا	0.98	245	4-1	0.53	3.09	3.80	0.17	0.32	1,23	0.14	0.26	0.81
	1.90	5.88	7.22	0.30	9 12	3:47	0.23	0.325	1.11:	0.20	0.29	- 0.903
	1.41	4.41	4.81	.0./1		1.50	0.43	-0.41	0.61	0.70	0.57	1.83
	Be. 0.96	2.33	1,43	1.04	244	1	1 0.40	,		-		

【0070】以上のことから、条件を変えることで、所望の形状の導電層を得ることができる。また、画素部の面積が大面積化しても配線遅延等の問題が生じることな

く、十分駆動させることができる。そして、このような 配線が形成されている半導体装置の動作特性および信頼 性を向上させることが可能である。

【0071】 [実施例3] 本実施例では、実施例1で形成した配線にプラズマ処理を行う場合について、図17を用いて説明する。なお、本明細書中においてプラズマ処理とは、気体をプラズマ化した雰囲気中に試料を曝す処理を指す。

【0072】まず、実施例1にしたがって、図1 (C) の状態を得る。なお、図17 (A) と図1 (C) は同じ状態を示し、対応する部分には同じ符号を用いている。

【0073】そして、形成された配線に酸素もしくは酸素を主成分とする気体、またはH2Qを用いてブラズマ 10 処理を行う。(図17(B))プラズマ処理は、ブラズマ発生装置(プラズマCVD装置、ドライエンチング装置、スパッタ装置等)を用いて、30秒~20分(好ましくは3~15分)行う。さらに、ガスの流量を50~300sccm、基板の温度を室温~200度、RFを100~2000Wとして処理するのが望ましい。ブラズマ処理を行うことで、3層構造からなる導電層のうちA1、またはA1を主成分とする合金もしくは化合物からなる導電層から成る第2の導電層19bが酸化されやすいため、該第2の導電層19bにおいて、他の導電層となる。として、20 と接しない部分22が酸化される。そのため、ヒロックやウイスカー等の突起物の形成等をさらに低減することが可能となる。

【0075】このようにして本発明ではゲート配線が低 30. 抵抗な導電層で形成されているため、画家部の面積が本 面積化しても配線遅延等の問題が生じることなく、十分 駆動させることができる。そして、このような配線が形 成されている半等体装置の動作特性および信頼性を向上 させることが可能である。

【0076】【実施例4】実施例1乃至3とは異なる配 故の構造に本発明を適用して配線基板を作製する例につ いて、以下に図7を用いて設明する。

【0077】ます、金板10としては、ガラス基板や石 英基板やシリコン基板、金属基板または可撓性基板の表 面に絶縁膜を形成したものを用いても良い。また、処理 温度に耐えうる耐熱性を有するプラスチック基板を用い てもよい。本実施例では、コーニング社製1737ガラ ス基板を用いる。

【0078】 大いで、基板10上に膜厚20~100 nmの第1の導電膜44と膜厚100~800 nmの第2の導電膜45と膜厚20~100 nmの第3の導電膜46とを積層形成する。ここでは、スパッタ法を用い、絶縁膜と接する第1の導電層としては、基板10からの不純物の拡散を防ぐためにWまたはMoを主成分とする導 50

電膜を用いればよい。また、第2の導電層としては、A 1またはCuを主成分とする低抵抗な導電膜を用いれば よい。また、第3の導電層としては、コンタクト抵抗の 低いTiを主成分とする導電膜を用いればよい。本実施 例では、スペッタ法により、膜厚30nmのMo膜から なる第1の導電膜44と、膜厚500nmのAl-Ti 膜からなる第2の導電膜46とを積層形成する。

【0079】そして、エッチング処理を行う。エッチン グ処理では第1のエッチング条件及び第2のエッチング 条件で行う。 本実施例では第1のエッチング条件とし て、ICP (Inductively Coupled Plasma: 誘導結合型 プラズマ) エッチング法を用い、エッチング用ガスにB ClaとClaとOaとを用い、それぞれのガス流量比を 65:10:5 (secm) とし、1. 2Paの圧力で コイル型の電極に450VのRF (13.56Mb) 電力を役 入してプラズマを生成してエッチングを行う。 ここで は、松下電器産業(**株)製のICPを用いたドライエ**ッ チング装置 (Model E 6.4.5 - ロ I CP) を用いた。基 坂側 (試料ステージ) にも300 NORF (13.5GHt) 電力を投入し、実質的に負の自己メイアス電圧を印加す る。この第1のエッチング条件により A1一丁 i 膜およ UTi膜をエッチングして第1の導電層の始部をデーパ 一形状とする。また、この第1のエッチング条件によっ て、AI一丁(度お上び丁)膜のデーバー角は、約45 · となるが、Moltエッチングされない。

【0080】この後、レジストからなるマスク47を除 去せずに第2のエッチング条件に変え、エッチング用オ スにCF4とClaとOaとを用い、それぞれのガス流量 比を25:25:10 (secm) とし、1Paの圧力 でコイル型の電極に5.0.0 mのRF (13.56Mz) 電力を 投入してプラズマを生成してエッチングを行う。 基板側 (試料ステージ) にも201のRP (13.56版2) 電力を 投入し、実質的に負の自己メイアス電圧を印加する。 C FiとClaとOzを混合した第2のエッチング条件では Mo膜のみエッチングされる。なね、ゲート絶縁度上に 技権を抜すことなくエッチングするためには、10~2 0%程度の割合でエッチング時間を増加させると良い。 【0081】上記エッチング処理では、レジストからな るマスクの形状を適したものとすることにより、基板側 に印加するパイアス電圧の効果により第1の導電層及び 第2の尊電層の端部がテーパー形状となる。このテーパ 一部の角度は15~4.5° とすればよい。こうして、エ ッチング処理により第1の導電層50と第2の導電層4 9と第3の導電層48から成る導電層を形成する。

【0082】次いで、導電層を覆う絶縁膜51を形成する。絶縁膜51はプラズマCVD法またはスパッタ佐を用い、厚さを40~150nmとして珪素を含む絶縁膜の単層または積層構造で形成する。本実施例では、ブラズマCVD法により110nmの厚さで酸化窒化珪素膜

(組成比Si=32%、O=59%、N=7%、H=2%) で形成する。

【0083】次いで、絶縁膜51上に半導体層52を形 :成する。半導体層52は、非晶質構造を有する半導体段 を公知の手段(スパッタ法、LPCVD法、またはプラ ズマCVD法等)により成膜した後、公知の結晶化処理 (レーザ結晶化法、熱結晶化法、またはニッケルなどの 触媒を用いた熱結晶化法等)を行って得られた結晶質学 **導体膜をフォトマスクを用いて所望の形状にパターニン** グレて形成する。この半導体層52の厚さは25~30 O'nm (好ましくは30~150 nm) の厚さで形成す る。結晶質半導体膜の材料に限定はないが、好ましくは : ・ 珪素または珪素ゲルマニウム (SiGe) 合金などで形 成すると良か。本実施例では、プラズマCVD法を閲 い、55nmの非晶質珪素膜を成膜した後、レーザアニ 一ル処理を行って結晶質珪素膜を形成する。そして、この結晶質珪素膜をフォトリングラフィ法を用いたパタ ニング処理によって、半導体層52を形成する。

【0084】このようにして本発明ではゲート配線が低抵抗な導電層で形成されているため、逆スタガ格造のT 20 FTを用いた場合においても、画素部の面積が大面積化しても配線遅延等の問題が生じることなく、十分駆倒をせることができる。そして、このような配線が形成されている半導体装置の動作特性および信頼性を向上させることが可能でかる。

《0085》 [実施例5] 本実施例では本発明を利用した配線基板の一例として、アクティプマトリクス基板の作製方法について図8~図11を用いて説明する。 谷お、本明細密ではCMOS回路を有する駆動回路と、 □ 案 TFT、保持容量とを有する画素部を同一基板上に形成された基板を、便宜上アクティブマトリクス基板と呼べ

【0086】まで、本実施例ではコーニング社の#7059ガラスを#1737ガラスなどに代表されるパリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板 400を用いる。なお、基質400としては、石英基板やシリコン基板、金属基板または可換性基板の表面に絶縁膜を形成したものを用いても良い。また、本実施例の処理温度に耐えうる耐熱性が有するプラステック 筆板を用いてもよい。

1008.7 次いで、基板400土に酸化珪素膜、窒化 珪素膜または酸化窒化珪素膜などの絶縁膜から成る下均 膜401を形成する。本実施例では下地膜401として 2層锅造を用いるが、前記絶縁膜の単層膜または2層風 上積層させた锅造を用いても良い。下地膜401の一口 目としては、プラズマCVD法を用い、SiHo、別 H9、及びN2Oを反応ガスとして成膜される酸化窒化整 素膜401aを10~200m (好ましくは50~10 0mm) 形成する。本実施例では、膜厚50nmの酸化宜 化珪素膜401q (組成比Si=32%、0=27%、 N=24%、H=17%)を形成した。次6、で、下地口401の二層目としては、プラズマCVD法を用6、SiHa、及びNiOを反応ガスとして成譲される酸化窒化 生素膜401bを50~200nm (好ましくは100~150m) の厚さに積層形成する。本実施例では、口厚100nmの酸化窒化珪案原401b (組成此Si=32%、O=59%、N=7%、H=2%)を形成す

20

【0088】次いで、下地膜上に半導体層4回2~4回 6を形成する。半導体層408~406ほ公知の手段 (スパック法: LPCVD&、またはプラズマCVD签 等) により25~300 nm (好変しくは80~200 n m)の厚さで半導体膜を成竄し、公知の結晶化磁(レ ーザ結晶化法、RTAやファーネスアニール好を聞いた 然結晶化法、結晶化を助張する金属元素を用いた熟繕△ 化法等)により結晶化させる。 そして、得られた結協口 半導体膜を所望の形状にパターニングして半導体間 3 ⑩ 2~406を形成する。前紀半葛仲瓜として成、非母口 半導体膜や微結晶半導体(1)、結晶質半導体限水化部(1) り、非晶質珪素ゲルマニウム膜などの非晶質都遊を行う る化合物半導体膜を適用しても良い。 本実均例で位。プ ラズマCVD法を用い、55 mmの非晶質珪案膜を成立 する。そして、ニッケルを含む溶液を非晶質珪素に止に 保持させ、この非晶質珪繁膜に脱水繋化(5 0 0℃、1 時間)を行った後、熟路晶心(550℃。4時间)を衍 って結晶質珪素膜を形成する。そして、フォトラングラ フィ法を用いたパターニング処理によって半導体団 4.0 2~4062FRT6.

《0089》また、レーザ結晶化族で結晶質辛等体に行 作製する場合には、レーダとして、直旋発硬をた成パル ス発振の固体レーザまたは気吹レーザまたは金瓜レージ などを用いることができる。なお、前記固然レーデとし ては連続発振またはペルス発行のYAGV一ぐ、YVO OV-F. YLFV-R. YAION-F. NONV-ザ、ルビーレーダ、アレキタンドライドレージ。 Ti: サファイアレーザ等がある。前記気炬レーダとして殴ご 続発振またはパルス発展のエキシマレーグ、 Aェレー ザ、KIレーザ、CO2レーザ等があり、前記会口い ザとしてはヘリウムカアミウムレーデ、頻磁気レーで、 金素気レーザが挙げられる。 これらのレーザを用いる〇 合化は、レーザ発振器から放送されたレーグビームを定 学系で象状に策光し半導体膜に照射する方法を用いると 良い。結晶化の条件は実施者が適定超級するもので心る が、パルス発振のエキシャレーずを用いる場合はパルス 発表周波数300 Hoとし、レーダーエネルギー磁配合 100~1200m/c3、代表的には100~700cJ /ar (주호レ〈12200~300m/cr)) 논학장。 : た、パルス発振のYAGVーザを用いる場合に似その〇 2高調波を用いパルス発振周波位1~300円でとし、 50 レーザーエネルギー密度を300~1800は/65、係

な電気的特性を得ることができる。

表的には300~10.00mJ/cm² (好ましくは350 ... ,~500mJ/cm²) とすると良い。そして幅100~10 O O μ m、例えば4 O O μ m で 線状に 集光したレーザ 発 を基板全面に渡って照射し、この時の線状ピームの重ね。 合わせ率 (オーパーラップ部) を50~9.8%として行 ってもよい。また、連続発振のレーザを用いるときのエ ネルギー密度は0.01~100MW/cm²程度 (例 ましくは0.1~10MW/cm²) が必要である。そ して、0.5~2.00.cm/s程度の速度でレーザビ 一ムに対して相対的にステージを助かして照射する。 【0090】しかしながち、本実施例では、結晶化を助。 長する金属元素を用いて非晶質珪素膜の結晶化を行った ため、前記金属元素が結晶質珪素膜中に残留している。 そのため、前記結晶質珪素膜上に50~100 nmの非 晶質珪素膜を形成し、加熱処理(RTA法令ファーネス アニール炉を用いた数アニール等)を行って、該非晶質 珪楽膜中に前記金属元素を拡散させ、前記非晶質珪素口 は加熱処理後にエッチングを行って除去する。このよう にすることで、前記結晶質珪素膜中の金属元素の含有凸 を低減または除去することができる。

・【0.091】もちろん、レーザ結晶化法のみを行った鴿 品質半導体膜を用いてTFTを作製することもできる が、金属元素を用いる熱結晶化法およびレーザ結晶化磁・ を組み合わせれば結晶質半導体膜の結晶性が向上してい るため、TFTの電気的特性が向上するので望ましい。 例えば、レーザ結晶化法のみを行った結晶質半導体膜を 、用いてTFTを作製すると、移動度は300 cm²/∀ s.程度であるが、金属元素を用いる熱結晶化法およびレ 一ザ結晶化法を行った結晶質半導体膜を用いてTFT仑、 作製すると、移動度は500~600cm2/Vs程度 と發しく向上する。

【0092】また、半導体層402~406を形成した 後、TFTのしきい値を制御するために微量な不純物元 **案(ボロンまたはリン)のドーピングを行ってもよい。** 《0093》次いで、半導体層402~406を覆う分: ・一ト絶縁膜407を形成する。ゲート絶縁膜407はプ ラズマCVD法またはスパッタ法を用い、厚さを40~ 150 nmとして珪素を含む絶縁膜で形成する。本実に 例では、プラズマCVD法により110mmの口さでロ:: 化窒化珪素膜(組成比Si=32%、O=59%、N= 40 7%、H=2%)で形成した。勿陰、ゲート絶縁膜は歐 化室化珪素膜に限定されるものでなく、他の珪素を含む 絶縁膜を単層または積層格造として用いても良い。

『0094』また、酸化珪素膜を用いる場合に伐、プラ :.ズマCVD法でTEOS (Tetraethyl Orthosilicate) とO2とを混合し、反応圧力 4 OPa、基板温度3 0 0~ 400℃とし、高周波 (13.56₩セ) 電力密度0. "5~0.81/ow で放鑑させて形成することができる。 このようにして作製される酸化珪素膜は、その後400

【0095】次いで、ゲート絶縁膜407上に膜口20 ~100nmの第1の導電膜408aと、膜厚100~ 800nmの第2の導電膜408bと、膜厚20~10 .Onmの第3の導電膜408cを積層形成する。本実CS 例では、膜厚30 nmのWN膜がらなる第1の導電瓜4 08aと、膜厚370nmのA I -S c 腹からなる 🖫 2 の導電膜408bと、膜原3:0 mmのT i N膜からなる 第3の導電瓜408~とを積層形成介码。

【0096】なお、本実施例では、第11の導電原408 aをWNとしたが、特に限定されて、第1の導電型とし て、WやMoから選ばれた元宗にまたは前記元素を主鳳 分とする合金もしくは化合物からなる導電層で形成して もよい。また、第2の導電服4086をAIーScとし たが、特に限定される。ATS、AIS主成分とする合 金もしくは化合物からなる導躍層で形成してもよい。 弦 た、第3の導電膜408 c.をTineしたが、特に即定 されず、Tiや、Tiを主成分とする合金なしくは仏合 物からなる導躍圏で形成してもよい。

【0097】次に、フェトリングラフィ法を願いていジ ストからなるマスク410~415を形成し、 運転及び 配線を形成するための領1のエッチング処理を行う。 貸 1のエッチング処理では貸1のエッチング条件及び貸2 のエッチング条件で行う。(図S(B))本実体例で位 第1のエッチング条件として、ICP (IndutivelyCon) pled Plasma:誘導結合型プラズマ》エッテング法で同 ・・・・・・・エッチング用ガスにエッチング用ガズにBC laと C 1 2 と O 2 と を用い、 それぞれのガス流気比仑 3 5 : 1 0:5 (s'ccm) とし、1. 2 Paの圧力でコイル型。 の電極に4·5 00のRF (13.56円を設入してブ ラズマを生成してエッチングを行う。 基板口 (野)内ステ ージ)にも300VのRF (13.56WW) 量力を迎入し、 実質的に負の自己パイアス選圧を印知する。 この[31] の エッチング条件によりA.IIーS cieおよびT i NECをエ ッチングして第2の導属層および頷3の導属層の掲記を テーパー形状とする。また、この第1のエッテング気が によって、AI—ScRSLUTineのデーペー分 は、約45°となるが。WN原はほとんピエッテングを 2020 S

【0098】この役、レジストからなるマスクハ10~ 415を除去せずに第2のエッテング条件に行む。エッ チング用ガスにCFaとC LaとOaとを用い、それぞか のガス流量比を25:25:30 (0cc㎜) とし。1 Paの圧力でコイル型の電紅に500WのRF (13.5C) h) 電力を投入してプラズマを生成してエッチングで行 う。基板側 (試料ステージ) にも20WのRF (13.5E) 14) 電力を投入し、実質的に負の自己ペイアス電圧企即 加する。なお、ゲート絶縁取上に残疫を刃すことなくエ ・ッチングするために欣。』の~20%程度の副舎でエッ ~500℃の熟アニールによりゲート地縁膜として良好 50 チング時間を増加させると良い。

【0099】上記第1のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するパイアス電圧の効果により第1万至第3の導電層の端部がテーパー形状となる。このテーパー部の角度は15~45°となる。こうして、第1のエッチング処理により第1の導電層と第2の導電層と第3の導電層が5成る第1の形状の導電層417~422(第1の導電層417~422。と第2の導電層417)と~4226と第3の導電層417~422。)を形成する。416はゲート絶縁膜であり、第1の形状の導図 10層417~422で覆われない領域は20~50nm程度エッチングされ救くなった領域が形成される。

【0100】次いで、レジストからなるマスクを除去せずに第2のエッチング処理を行う。(図8(C))ここでは、エッチングガスにBC11とC11とを用い、それぞれのガス流域比を20:60(sccm)とし、1.2 Paの圧力でコイル型の電極に600 VのRF(13.5% 物は)電力を投入してプラズマを生成してエッチングを行った。基板側(試料ステージ)にも100 VのRF(13.56 Mは)電力を投入し、実質的に負の自己パイアスは圧を印加する。第2のエッチング処理では、AlーSc膜およびTiN膜が選択的にエッチングされる。この時、第2のエッチング処理により第2の導電層428 トー433 bおよび第3の導電層428 c~433 bおよび第3の

【0101】このように第1のエッチング工程および第2のエッチング工程により、本発明の将成を利用したゲート電極428~431、保持容量の一方の電極432およびソース配線433が形成される。

【0102】そして、レジストからなるマスクを除去せずに第1のドーピング処理を行い、半導体層に n型を付与する不純物元素を低減度に添加する。ドーピング処型はイオンドープ法、若しくはイオン注入法で行えば良い。イオンドープ法、若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を1×1013~5×1014~cm²とし、加速電圧を40~80ke Vとして行う。本実施例ではドーズ量を1・5×1013~cm²とし、加速電圧を60ke Vとして行う。n型を付与する不純物元素として15族に属する元素、典型的にはリン(P)または砒弱(As)を用いるが、ここではリン(P)または砒弱(As)を用いるが、ここではリン(P)を用いる。この場合、導電層428~433がn型を付与する不純物元素に対するマスクとなり、自己整合的に不純物領域423~427が形成される。不以物領域423~427には1×1010~1×1020~cm³の資度処理でn型を付与する不純物元素を添加する。

【0103】レジストからなるマスクを除去した後、頭 たにレジストからなるマスク434a~434cを形成 して第1のドーピング処理よりも高い加速電圧で第2の 50

ドーピング処理を行う。イオンドープ法の条件はドーズ 量を1×10¹³~1×10¹⁵/cm³とし、加速電圧空 60~120keVとして行う。ドーピング処理はほ2 の導電層4286~4326を不純物元素に対するマス クとして用い、第1の導電層のテーパー部の下方の学 体層に不純物元素が添加されるようにドーピングする。 続いて、第2のドーピング処理より加速電圧を下げてほ 3のドーピング処理を行って図9 (A) の状態を忍る。 イオンドープ法の条件はドーズ仕を1×100~1×1 017/cm2とし、加速電圧を50~100ke Vとして行 う。第2のドーピング処理および餌3のドーピング処心 により、第1の導電層と重なる低温度不純物領域48 6, 442, 448 ER1X1 X1010~5 X1010/cm 3の線度範囲でn型を付与する不純物元素を添加され、 高温度不純物領域435、441、444、447匹配 1×1·0!9~5×1 029/cm3の浸度低風でn型を衍 与する不純物元泉を添加される。

[0104] もちろん、適当な加速電圧にすることで、 第2のドーピング処理および第3のドーピング処理於 1 回のドーピング処理で、低温度不純物領域および高江口 不純物領域を形成することも可能でひる。

【0105】 及いで、レジズトからなるマスクを除会し た後、新たにレジストからなるマスク450a~450 cを形成して第4のドーピング処理を行う。この貸4の ドーピング処理により、『チャネル型TFTの活性口と なる半導体層に前記一導電型とは逆の導電型を付与する 不純物元素が添加された不純物領域450、454、4 59、460を形成する。第2の導電門4280~48 2aを不純物元素に対するマスクとして関い、p型を含 与する不純物元素を添加して自己盛合的に不純物質ほ企 形成する。本実施例では、不純物領域458、454、 4.59、460はジボラン (B2 Hto) を用いたイオンド ープ法で形成する。 (图 g (B)) この貸4のドーピン グ処理の際には、nチャネル型TETを形成する半導係 層はレジストからなるマスタイ50a~450cで釘む れている。第1万至3のドーピング処理によって、不公 物質域438、439にはそれぞれ異なる没好でリンプ 添加されているが、そのいでねの領域においてもp型で 付与する不純物元器の溢底で1×1000~6×1020c0 oms/cm²となるようにドーピング処理することにより。 p チャネル型TFTのソース領党およびピレイン領Ce して機能するために何ら問題は生じない。

《0106》以上までの工窓で、それぞれの学導体□に 不纯物領域が形成される。

【0107】次いで、レジストからなるマスタ4500 ~450cを除去して第1の層間絶縁四461を形成する。この第1の層間絶縁四461として成、プラズマC VD法またはスパッタ法を開い、取さで100~200 nmとして珪素を含む絶縁向で形成する。本実施例では、プラズマCVD法により順可150nmの除化空位 珪素膜を形成した。勿鈴、第1の層間絶縁膜461は歐 化窒化珪素膜に限定されるものでなく、他の珪素を含む 絶縁膜を単層または積層構造として用いても良い。

【0108】次いで、図9 (C) に示すように、レーザ ピームを照射して、半導体層の結晶性の回復、およびそ れぞれの半導体層に添加された不純物元素の活性化を行 う。用いるレーザは、連続発振またはパルス発振の固然 レーザまたは気体レーザまたは金属レーザが望ましい。 特にYAGレーザを用いたレーザアニール法を行うのが、 好ましい。連続発振のレーザを用いるのであれば、レー 10 ザ光のエネルギー密度は0.01~100MW/cm² 程度(好ましくは0.01~10MW/cm²)が必疑 であり、レーザ光に対して相対的に基板を0.5~20 00cm/sの速度で移動させる。また、パルス発振の ・レーザを用いるのであれば、周波数300Hzとし、レ ーザーエネルギー密度を50~90 mJ/cm² (代表的に は50~500叫/6岁)とするのが望ましい。このと を、レーザ光を50~98%オーパーラップさせても良 い。また、第2の導電層において第1の層間絶縁膜に鐐 する領域が十分に酸化していることなどにより、加熱処 20 理を行ってもヒロックやウイスカー等の突起物が形成さ れない場合は、ファーネスアニール炉を用いる殺アニー ル法やラピッドサーマルアニール法(RTA法)を適周 することができる。

【0109 また、第1の層間絶縁膜を形成する前に知熟処理を行っても良い。ただし、用いた配線が熱に弱い場合には、本実施例のように配線等を保護するため層同絶縁膜(建案を主成分とする絶縁膜、例えば窒化珪冠腱)を形成した後で活性化処理を行うことが好ましい。【0110】そして、加熱処理(300~450℃で1~12時間の熱処理)を行うと水素化を行うことができる。この工程は第1の層間絶縁膜461に含まれる水器により半導体層のダングリングボンドを終端する工程である。第1の層間絶縁膜の存在に関係なく半導体層を水案化することができる。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)や、3~100%の水素を含む雰囲気中で300~450℃で1~12時間の加熱処理を行っても良い。

【0111】次いで、第1の層間絶縁膜461上に無線 絶縁膜材料または有機絶縁物材料から成る第2の層間路 40 縁膜462aを形成する。本実施例では、膜取1.6g 四のアクリル樹脂膜を形成したが、粘度が10~100 0cp、好ましくは40~200cpのものを用い、最 面に凸凹が形成されるものを用いる。また、有機樹脂原 を用いない場合は図21で示すような形状の第2層間路 線膜462bが形成される。

【0112】本実施例では、鏡面反射を防ぐため、表でに凸凹が形成される第2の層間絶縁膜を形成することによって画案電極の表面に凸凹を形成した。また、画案で をの表面に凹凸を持たせて光散乱性を図るため、画案で 極の下方の領域に凸部を形成してもよい。その場合、凸部の形成は、TFTの形成と同じフォトマスクで行うことができるため、工程数の増加なく形成することができる。なお、この凸部は配線及びTFT部以外の画案部は域の基板上に適宜設ければよい。一こうして、凸部を行う絶縁膜の表面に形成された凸凹に沿って画案電極の寝口に凸凹が形成される。

『Q113』また、第2の層間絶縁膜462aとして設面が平坦化する膜を用いてもよい。その場合は、画景(2板を形成した後、公知のサンドプラスト法やエッテング法等の工程を追加して表面を凹凸化させて、鏡面反射で防ぎ、反射光を散乱させることによって白色度を増加させることが好途しい。

【0114】そして、原助回路506に終いて、各不に 物質域とそれぞれ電気的に接続する配頭463~467 を形成する。なお、これらの配線は、膜即50mmのT i 膜と、膜厚500mmの合金皿(Aletileの合金 膜)との積層膜をパターニングして形成する。もらる ん、二層構造に限らず、単層構造でもよいし、三層風上 の積層構造にしてもよい。また、配類の材料として低、 Aletiに限らない。例えば、TanillにAlec uを形成し、さらにTi膜を形成した積層賦在パターニ ングして配線を形成してもよい。(圏10)

【0115】また、画素部507においては、面景はご470、ゲート配線公69、接続電紅468を形配がる。この接続電極468によりソース配息(4330~433cの積層)は、画芸TFTと電気的な接触が近心される。また、ゲート配線469は、画芸TFTのゲート電極と電気的な接続が形成される。立た、画素電に470は、画業TFTのドレイン領域442と電気的な位続が形成され、さらに保持容量を形成する一方の電にとして機能する半導体層468と電気的な接続が形成される。また、画素電極470としては、A1またはAGで主成分とする度、またはそれらの積層膜等の反射性のごれた材料を用いることが空ましい。

【0116】以上の様にして、mチャネル型TFT501とpチャネル型TFT502からなるCMOS回じ、及びnチャネル型TFT503を有する型的回路506と、画案TFT504、保持客員505とを有する回じ部507を同一基板上に形成することができる。こうして、アクティブマトリクス基板が完成する。

【0117】 原助回路506のmチャネル型TFT501はチャネル形成領域457、ゲート電灯の一部をほぼする第1の導電層428nと風なる低温度不開物領域436(GOLD領域)、ゲース領域また欧ドレイン領域として機能する高温度不開物領域452を打している。このnチャネル型TFT501と電紅466で跨足してCMOS回路を形成するpチャネル型TFT502に成チャネル形成領域440、ゲース領域また欧ドレインに域として機能する高温度不能物領域464と、n型を分

与する不純物元素およびp型を付与する不純物元素が引 入された不純物質域453を有している。また、カチャー ・ネル型TFT503にはチャネル形成領域443、ゲー ト電極の一部を構成する第1の導電層430 a と風なる 低減度不純物領域442 (GOLD領域)、ソース領域 またはドレイン領域として機能する高温度不純物領域4 5 8を有している。

【0118】画案部の画案TFT504にはチャネル形 成領域446、ゲート電極の外側に形成される低線度不 純物領域445(LDD領域)、ソース領域またはドレ イン領域として機能する高線度不純物領域458を有し ている。また、保持容量505の一方の電極として機能 ・する半導体層には、n型を付与する不純物元素およびp 型を付与する不純物元案が訴加されている。保持容例5 0.5 は、絶縁膜416を誘電体として、電極 (4320 ~432cの積刷 と、半導体層とで形成している。

【0119】本実施例の画案構造は、プラックマトリク スを用いることなく、画業電極間の隙間が遮光されると、 うに、画素電極の端部をソース配線と重なるように配口・ 形成了る。

『0120』また、本実施例で作毀するアクティプマト リクス基板の画業部の上面図を図』11に示す。なお、圏 8~図11に対応する部分には同じ符号を用いている。 図1.0中の鎖線A-A・は図1-1中の鎖線A-A・で図 断した断面図に対応している。また。図10中の鎖線B 一B。 は図11中の鎖線B一B。で切断した断面図に対 応している。

『0121』このようにして作製された配線は低抵抗化 が実現されており、該配線を有する配線基板は画案部の 大面積化しても配線遅延等の問題が生じることなく、十 30 分適応でき得るものとなっている。 .

『0122』なお、本実施例は実施例1万至4のいずか か」と自由に組み合わせることが可能である。

〖0123〗 [実施例6] 本実施例では、実施例5で停 製したアクティブマ トリクス基板から、反射型液晶衰示 装置を作製する工程を以下に説明する。 説明には図12 を用いる。本実施例では本発明の記載がないが、実施例 5で作製されるアクティプマトリクス基板を用いている ため、本発明を適用していると含える。

【0124】まず、実施例5に従い、図10の状態のア クティプマトリクス基板を得た後、図10のアクティブ マトリクス基板上、少なくとも画業電板470上に配向 頭567を形成しラピング処理を行う。なお、本実施例 では配向膜5.67を形成する前に、アクリル樹脂膜等の 有機樹脂膜をパターニングすることによって基板間隔を 保持するための往状のスペーサ572を所望の位置に珍 成した。また、往状のスペーサに代えて、球状のスペー せを基板全面に固添してもよい。

【0125】次いで、対向基板569を用意する。次い

膜573を形成する。赤色の着色層570と骨色の疔色 屑571とを重ねで、遮光部を形成する。また、赤色の 着色層と緑色の着色層とを一部重ねて、遮光部を形配し てもよいる

【0126】本実施例では、実施例5に示す基板を用い ている。従って、実施例5の画案部の上面図を示す倒1 1では、少なくともゲート配領4.69と面景電紅470 の同僚と、ゲート配象4.69と接続電極4.8.8の同じ と、接続電極468と画家電紅37.0の間隙を延迟する 必要がある。本実施例では、それらの遊光すべき位口に 着色層の積層からなる遮光部が風なるように各着色圏で 配置して、対向基板を貼り合わせた。

【0127】このように、ブラックマスク等の途光照合 形成することなく、各面素同の隙間を着色層の積層から なる遮光部で遮光することによって工程級の低減を可信 ک لیک

『0128』次いで、平坦化図573上に透明等尾口か らなる対向電極576を少なくとも画案部に形成し、公 向基板の全面に配向度574を形成し、ラピング処立企 MUR.

【0129】そして、画案部と即助回路が形成されたア クティプマトリクス基板と対向基版とでシール分568 で貼り合わせる。シール対5.68に放フィラーが忍入さ れていて、このフィラーと住金スペーツに立って含一次 間隔を持って2枚の基板が貼り合わせられる。その(こ)。 両基板の間に液晶材料 5.7 5を注入し、 針止剤 (図示せ ず)によって完全に針止する。液晶材料575には公公 の液晶材料を用いれば愈い。このようにして圏12に示 す反射型液晶表示装置が完成する。そして、必要がらか は、アクティブマ♪リクス基施をたは対向基施を所包の 形状に分断する。さらに、対向基版のみに倡光版(圏示 しない)を貼りつけた。そして、公知の技術を用いて『 PCを貼りつけた

【0130】以上のようにして作品される液晶症示べふ ルは各種電子機器の銀示部として用いることができる。 前記液晶表示パネルは、面景部に幼いて、関ロ卒企匠下 することなく、また、配領運延等の問題が生心品ことが ないので、大面積化にも十分対応でき得るものと企って

[0131] なお、本実店例は実施例1万至5のいうか かーと自由に組み合わせおことが可能でいる。

[0132] [実施例7] 本東法例では、実施例5で行 **疑したアクティブマトリクス基質から、実施例はと欧**〇 なるアクティプマトリクス型液晶混示装団を作頭するエ 程を以下に説明する。説明には幽13を贈いる。水理ご 例では本発明の記載がないが、実践例6で作品されるア クティブマトリクス基板を悶いているため、本発明をご 用していると口立る。

【0133】まず、実施例5に従い、図8の状間のアク で、対向基板 5 6 9 上に着色層 5 7 0、5 7 1、平坦化 50. ティブマトリクス基板を約た役、圏 8 のアクティブマト

・リクス基板上に配向膜1.067を形成しラビング処理を ·· 行う。なお、本実施例では配向膜1067を形成する前 に、アクリル樹脂膜等の有機樹脂膜をパターニングする ことによって基板間隔を保持するための柱状のスペー学 を所望の位置に形成した。また、柱状のスペーサに代え て、: 球状のスペーサを基板全面に散布してもよい。

【0134】次いで、対向基板1068を用意する。こ の対向基板には、着色層1074、遮光層1075が各 画案に対応して配置されたカラーフィルタが設けられて いる。また、原動回路の部分にも進光層1077を設け た。このカラーフィルタと進光層1077とを覆う平処 化膜1076を設けた。、次いで、 平坦化膜1076上に 透明導電膜からなる対向電極106.9を画素部に形成 ・し、対向基板の全面に配向膜107.0を形成し、ラビン グ処理を跨した。

【0135】そして、画案部と駆動回路が形成されたア クティブマトリクス基板と対向基板とをシール材107 1で貼り合わせる。シール材1.0.71にはフィラーが認 入されていて、このフィラーと往状スペーサによって冷・ ーな間隔を持って2枚の基板が貼り合わせられる。その・20 後、両基板の間に液晶材料1073を注入し、封止剤 (図示せず)によって完全に封止する。液晶材料107 3には公知の液晶材料を用いれば良い。このようにして 図 1 1 に示すアクティブマトリクス型液晶表示装置が完 成する。そして、必要があれる。アクティブマトリクス 基板または対向基板を所望の形状に分断する。さらに、 公知の技術を用いて偏光板等を適宜設けた。そして、公 知の技術を用いてFPCを貼りつけた。

『〇136』以上のようにして作製される液晶表示パネ ルは各種電子機器の表示部として用いることができる。 前記液晶表示パネルは、画素部において、閉口串を低下 することなく、また、配線遅延等の問題が生じることが ないので、大面積化にも十分対応でき得るものとなって . B10

【0137】なお、本実施例は実施例1乃至5のいず処 かーと自由に組み合わせることが可能である。

『0138』 [実施例8] 本実施例では、本発明を利用 した配線基板の一例として、実施例5で示したアクティ プマトリクス基板を作毀するときのTFTの作製方法を 用いて、発光装置を作製した例について説明でる。本以 施例では本発明の記念がないが、実施例5で作製される アクティブマトリクス基板を用いているため、本発明企 適用していると言える。本明細書において、発光装団と は、基板上に形成された発光案子を該基板とカパー材の 間に封入した表示用パネルおよび該表示用パネルに『C を実装した表示用モジュールを総称したものである。依 お、発光案子は、電場を加えることで発生するルミネッ センス (Electro Luminescence) が得られる有機化合物 を含む層(発光層)と陽極層と、陰極層とを有する。弦 た、有機化合物におけるルミネッセンスには、一重項励 50 腱にガリウムを添加したものを聞いても良い。 画梁 🗓 🗀

起状態から基底状態に戻る際の発光(蛍光)と三重頂局 起状態から基底状態に戻る際の発光(リン光)があり、 これらのうちどちらか、あるいは両方の発光を含む。

W

【0139】なお、本明細管中では、発光索子において **温極と陰極の間に形成された全での層を有機発光層と**定 義する。"有機発光層には具体的に、発光層、正孔距入 層、電子注入層、正孔院送門、電子院送層等が含定に る。基本的に発光案子は、陽極層、発光層、陰極層が同 に積層された構造を奪しており、この構造に加えて、🖺 極層、正孔注入層、発光周、陰極層令、鴻極別、正以遊 入層、発光層、電子協送層、陰極層等の頃に積層した(7) 造を有していることもある。

【0140】図14は本実施例の発光装置の断面図でひ る。図14において、基施700上に設けられたスイッ チングTFT603は図10のmチャネル型TFT50 3を用いて形成される。したがって、構造の説明的ログ ャネル型TFT5.03の説明を登照すれば良い。

『0141』なお、本実施例ではチャネル形成領でジニ つ形成されるダブルゲート経緯としているが、チャダル 形成領域が一つ形成されるシングルゲート格避らしく図 三つ形成されるトリプルゲート格造であっても良い。 【0142】基板700上に設けられた駆励回路は31 0のCMOS回路を用いて形成される。疑って、紹訂の 説明はnチャネル型TFT501とロチャネル型TFT 5.02の説明を参照すれば記い。 なぶ、本実施例で©シ ングルゲード構造としているが、ダブルゲート報道もし くはトリプルゲート格造でふっても良い。

【0143】 また、配娘7·0·1、703はCMOS回口 のソース配気、70.2 放ドレイン配象として機能する。 また、配線704位ソース配換708とスイッテングで FTのソース領域とを電気的に接触する配線として概念 し、配線705はドレイン配線709とスイッチングで FTのドレイン領域とを3気的に接渡する配館としてC 母子る。

【0144】なお、電流制印でFT604は関10のP チャネル型TFT502を用いて形成される。ほって、 構造の説明はアデャネル翌丁ピア502の説明を珍口分 れば良い。なお、本実施例ではシングルゲート紹立とし ているが、ダブルゲート経遺らしくはトリプルゲート〇 適でひっても良い。

[0145] また、配急706は電流期間TFTのソー ス配繳(電流供給線に相当する)で公り、707四〇〇 制御TFTの画案電信711上に通知ることで画家CCI 711と電気的に接触する電灯である。

【0146】なお、711位、延明尊命風からなる同意 電板(発光素子の腸臼)である。近明導通紅として低、 酸化インジウムと酸化スズとの化合物、酸化インジタム と酸化亜鉛との化合物、酸化亜瓜、酸化スズまたは「XZ インジウムを用いることができる。また、前記延明記〇

711は、上記記線を形成する前に平坦な層間絶縁膜7 10上に形成する。本実施例においては、樹脂からなる 平坦化膜71.0を用いてTFTによる段差を平坦化する ことは非常に重要である。後に形成される発光層は非常 に薄いため、段差が存在することによって発光不良を超 こす場合がある。従って、発光層をできるだけ平坦面に 形成しうるように画素電極を形成する前に平坦化してお くことが望ましい。

・【0147】配線701~707を形成後、図14に示すようにパンク712を形成する。パンク712は10 ・0~400nmの珪素を含む絶縁膜もしくは有機樹脂質 をパターニングして形成すれば良い。

【0148】なお、パンクフ12は絶縁膜であるため、成膜時における案子の静電破壊には注意が必要である。本実施例ではパンクフ12の材料となる絶縁膜中にカーボン粒子や金属粒子を添加して抵抗率を下げ、静電気の発生を抑制する。この際、抵抗率は1×1·0°~1×1 012 Qm(好ましくは1×1·0°~1×1 010 Qm)となるようにカーボン粒子や金属粒子の添加量を調節すれば良い。

・『0149』画素電極711の上には発光層713が泛 成される。なお、図14では一面素しか図示していない。 が、本実施例ではR(赤)、G(綴)、B(骨)の各色 に対応した発光層を作り分けている。また、本実施例で は蒸着法により低分子系有機発光材料を形成している。 具体的には、正孔注入層として2.0mm厚の銀フタロシ アニン(CuPc)膜を設け、その上に発光層として? ·Onm厚のトリスー8ーキノリンストアルミニウム鉛飲 (Algs)膜を設けた積層構造としている。Algsに キナクリアン、ペリレンもしくはDCM1とかった蛍光 30. 色素を添加することで発光色を制御することができる。 【0150】但し、以上の例は発光層として用いること のできる有機発光材料の一例であって、これに限定する 必要はまったくない。発光層、電荷輸送層または電荷塗 入層を自由に組み合わせて発光層(発光及びそのための キャリアの移動を行わせるための層)を形成すれば〇 い。例えば、本実施例では低分子系有機発光材料を発発 層として用いる例を示したが、中分子系有機発光材料や 高分子系有機発光材料を用いても良い。な終、本明細合 中において、昇華性を有さず、かつ、分子数が20以下:40 または連鎖する分子の長さが10μm以下の有機発光効 料を中分子系有機発光材料とする。また、高分子系有紅 発光材料を用いる例として、正孔注入層として20mm のポリチオフェン、(PEDOT) 膜をスピン脸布能によ り設け、その上に発光圏として100ヵm程度のパラフ エーレンピニレン"(PPV) 膜を設けた積層格遣として も良い。なお、PPVのエ共役系高分子を用いると、ほ 色から育色まで発光波長を選択できる。また、電荷協設 層や電荷注入層と して炭化珪素等の無機材料を用いるこ とも可能である。これらの有機発光材料や無機材料は公

知の材料を用いることができる。

【0151】次に、発光層713の上には導電膜からなる陰極714が設けられる。本実施例の場合、導電底としてアルミニウムとリチウムとの合金膜を用いる。勿論、公知のMgAg度(マグネシウムと銀との合金に)を用いても良い。陰極材料としては、周期額の1度らしくは2族に属する元素からなる導電膜もしくはそれらの元素を添加した導電膜を用いれば良い。

【0152】この陰極714まで形成された時点で発送 10 案子715が完成する。なは、ここでいう発光原子71 5は、直案電極(陽極) 711、発光图713及び陰行 714で形成されたダイオードを指す。

【0153】発光素子715を完全に取りようにしてパッシペーション膜716を設けるごとは有効でかる。ペッシペーション膜716としては、皮素瓜、窒化珪炭口もしくは窒化酸化珪素膜を含む絶縁膜からなり、咳造口膜を単層もしくは組み合わせた積層で用いる。

【0154】この優、カバレッジの良い限企パッシペーション膜として用いることが母立しく、炭泉瓜、冷にD20 LC (ダイヤモンドライクカーボン) 腹を用いること 腔有効である。DLC膜は全温から100℃以下の温度(3 囲で成膜可能であるため、可染性の低い発光□713の上方にも容易に成膜することができる。また、DLC口は酸素に対するブロッギング効果が高く、発光層713の酸化を抑制することが可能である。そのため、この役に続く封止工程を行う間に発光回713が酸化するといった問題を防止できる。

【0.1155】さらに、ペッシペーション口で116上に公止材717を設け、カペー然で18を貼り合わ込む。公止材717としては業外線硬化樹脂を用いれば立く、内部に吸湿効果を有する物質もしくは酸化防止効果を行する物質を設けることは有効である。また、本実施例に送いてカパー材718はガラス基紙や石英基版やプラステック基板(プラステックフィルムも含む)の両面に設定。腹(好ましくはダイヤモンドライクカーボンロ)をび口。したものを聞いる。

【0.156】こうして圏1:4に示すような経验の異ない 置が完成する。な念、ペンク・7 1:2を形成した()、ペタ シペーション膜 7:16を形成するまでの工理(マルケテ センパー方式(またはインライン方式)の成膜接回を周 いて、大気解放せずに逆渡的に処理することは有類でな る。また、さらに発展させてカバー() 7:18で貼り合わ せる工程までを大気解放せずに逆渡的に処理することも 可能でなる。

【0.157】こうして、基質700±にmチャネル型で FT601、602、スイッテングTFT(mチャネル型 型TFT)603±±U電流制御TFT(mチャネル型 TFT)604が形成される。

【0.158】さらに、劉1.4を用いて説明したように。 50. ゲート電極に絶縁限を介して取なる不純物領域を位める ことによりホットキャリア効果に起因する劣化に強いn チャネル型TFTを形成することができる。そのため、 信頼性の高い発光装置を実現できる。

【0159】また、本実施例では画素部と駆動回路の構成のみ示しているが、本実施例の製造工程に従えば、その他にも信号分割回路、D/Aコンパータ、オペアンプ、γ補正回路などの論理回路を同一の絶縁体上に形成可能であり、さらにはメモリヤマイクロプロセッサをも形成しうる。

【0160】さらに、発光素子を保護するための封止 10 (または封入) 工程まで行った後の本実施例の発光装置 について図15を用いて説明する。なお、必要に応じて 図14で用いた符号を引用する。

【0161】図15(A)は、発光素子の封止までを行った状態を示す上面図、図15(B)は図15(A)をCーC・で切断した断面図である。点線で示された801はソース側駆動回路、806は画素部、807はゲート側駆動回路である。また、901はカバー材、902は第1シール材、903は第2シール材であり、第1シール材902で囲まれた内側には封止材907が設けられる。

【0162】なお、904はソース側駆動回路801及 びゲート側駆動回路807に入力される信号を伝送する ための配線であり、外部入力端子となるFPC (フレキ シブルブリントサーキット) 905がちビデオ信号やク ロンク信号を受け取る。なお、ごこではFPCしか図示 されていないが、このFPCにはブリント配線基盤 (P WB) が取り付けられていても良い、本明細番における 発光装置には、発光装置本体だけでなく、それにFPC もしくばPWBが取り付けられた状態をも含むものとす 30

その163】次に、断面構造について図15 (B) を用いて説明する。基板700の上方には画素部806、ゲート側原動回路807が形成されており、画素部806は電流制御TFT604とそのドレインに電気的に接続された画素電極710を含む複数の画素により形成される。また、ゲート側原動回路807はロチャネル型TFT601とアチャネル型TFT601とアチャネル型TFT601とアチャネル型TFT601とアチャネル型TFT601とアチャネル型TFT601とアチャネル型TFT601とを組み合わせたCMOS回路(図14参照)を用いて形成される。

【0164】 画素電極711は発光素子の陽極として機能する。また、画素電極711の両端にはパンク712が形成され、画素電極711上には発光層713および発光素子の陰極714が形成される。

【0165】陰極714は全面素に共通の配線としても 機能し、接続配線904を経由してFPC905に電気 的に接続されている。さちに、面素部806及びゲート 側駆動回路807に含まれる素子は全て陰極714およ びパッシベーション膜716で限われている。

【0166】また、第1シールは902によりカバー材 の1族もしくは2族に属する元素からなる導電膜(901が貼り合わされている。なお、カバー材901と 50 はそれらの元素を新加した導電膜を用いれば良い。

発光素子との問隔を確保するために樹脂度からなるスペーサを設けても良い。そして、第1シール材9020内側には封止材907が充填されている。なお、第1シール材902、封止材907としてはエポキシ系樹脂を用いるのが好ましい。また、第1シール材902はできるだけ水分や酸素を透過しない材料であることが望ましい。さらに、封止材907の内部に吸湿効果をもつ物質や酸化防止効果をもつ物質を含有させても良い。

【0167】発光素子を覆うようにして設けられた対象 材907はカパー材901を接着するための接着剤としても機能する。また、本実施例ではカパー材901を構成するプラスチック基板の材料としてFRP (Fiberglass-Reinforced Plastics)、PVP (ポリピニルフロライド)、マイラー、ポリエステルまたはアクサルを用いることができる。

【0.168】また、封止材90.7を用いてカベー材90 1を接着した後、封止材907の側面(舞星面)を覆う ように第2シール材903を設ける。第2シール材90 3は第1シール材902と同じ材料を用いることができ ス

【の169】以上のような構造で発光来子を對止材90 7に封入することにより、発光来子を外部から完全に進 防することができ、外部から水分や酸素等の発光層の酸 化による劣化を促す物質が侵入することを防ぐことができる。従っていて類性の高い発光装置が得られる。また、前記発光装置は、画案部において、閉口率を低下することなく、また、配線遅延等の問題が生じることがないので、大面積化にも十分対応でき得るものとなっている。

【0170】なお、本実施例は実施例1万至5のいずれか一と自由に組み合わせることが可能である。

【0171】 [実施例9] 本実施例では、実施例8とは 異なる画素構造を有した発光装置について説明する。 製 明には図16を用いる。本実施例では本発明の記載がな いが、本発明を適用して形成される配線を有するTFT を用いて作製するので、本発明を適用していると言え る。

【01.72】図16では電流制御用下下4601として図10のpチャネル型下下下502と同一構造の下F下を用い、スイッチング用下下T4402として図10の画素下F下504と同一構造の下F下を用いる。か論、電流制御用下FT450下のゲート電極はスイッチング用下下T4402のドレイン配線に電気的に接続されている。また、電流制御用下下のドレイン配線は晒素電極4504に電気的に接続されている。

【0173】本実施例では、導電膜からなる画素電極4 504が発光素子の陰極として機能する。具体的には、 アルミニウムとリチウムとの合金膜を用いるが、周期表 の1抜もしくは2族に裏する元素からなる導電膜もしく はそれらの元素を添加した準量膜を用いれば良い。 【0174】画素電極4504の上には発光層4505が形成される。なお、図16では一画素しか図示していないが、本実施例ではG(線)に対応した発光層を蒸発法及び塗布法(好ましくはスピンコーティング法)により形成している。具体的には、電子注入層として20mm厚のアッ化リチウム(LiF)膜を設け、その上に発光層として70nm厚のPPV(ポリパラフェニレンピニレン)膜を設けた積層接達としている。

【0175】次に、発光層4505の上には透明導電取 からなる陽極4506が設けられる。本実施例の場合、 透明導電膜として酸化インジウムと酸化スズとの化合物 もしくは酸化インジウムと酸化亜鉛との化合物からなる 導電膜を用いる。

《01.76》 この陽極4506まで形成された時点で強 光索子4507が完成する。なお、ここでいう発光系子 ・4507は、画案電極(陰極) 4504、発光層450 ・5及び陽極4506で形成されたダイオードを指す。

【0177】発光案子4507を完全に覆うようにしてパンジペーショシ膜4508を設けることは有効でひる。パンジペーション膜4508としては、炭素膜、窒・20化珪素膜もしくは窒化酸化珪素膜を含む絶縁膜からなり、該絶縁膜を単層なしくは組み合わせた積層で用いる。

101791このようにして作製された発光装置の配置は低抵抗化が実現できており、また、画案部において、 関口率を低下することがく、配線遅延等の問題が生じる 、ことがないので、大面積化にも十分対応でき得るものと なっている。

・・『O·180』なお、本実施例は実施例1万至5のいずれ ・かーと自由に組み合わせることが可能である。

『01.81引 [実施例10] 本実施例では、実施例5で 作製したアクティブマトリクス基板とはTFT報造が口 なる例を挙げ、本発明を用いて液晶表示装置を作製した 例について説明する。本実施例では本発明の記載がない が、本発明を適用して形成される配線を有するTFTを 用いて作製するので、本発明を適用していると言える。

【0182】図18 (A) に示すアクティブマトリクス
基板は、ロチャネル型TFT503とpチャネル型TFT502を有する原助回路506と、画案TFT504
と保持容量505を有する画案部507とが形成されている。

『0183』これらのTFTは基板510にゲート配位 512~517を形成したのち、前記ゲート配象上に位 縁度511を形成し、前記絶縁腹上の半導体層にチャネ ル形成領域やソース領域、ドレイン領域及びLDD領域 などを設けて形成する。半導体層は実施例1~実施以5 と同様に本発明を用いて形成する。

【0184】ゲート配象を12~517位、その印を企200~400m、好ましくは250mの町をで形位し、その上層に形成する被膜の被概能(ステップカペレージ)を向上させるために、端部をテーペー形状となるように形成する。テーペー部の角度は5~30配、好ましくは15~25度で形成する。テーペー部はドライエッチング法で形成され、エッチングガスと基複側に印金するパイアス電圧により、その角度を制物する。

【0185】また、不純物質的は、貸1万至資3の『一 ピジク工程によって形成する。ます、第1のドーピング 工程を行って、nチャネル製TFTのLDD Clightly Doped Drain) 領域を形成する。ドーピングの方数的イ オンドープ法若しくはイオン注入法で行えば20% 四回 を付与する不純物元段 (アシー) としてリン (P) & [5] 加し、マスクにより第1の不純物領域が形成さかる。 そ して、新たにnチャネル翌TFTのLDD領域を配うマ スクを形成して、第2のピーピング工程はガディネル回 TFTのソース領域及びドレイン領域を形成して行う。 【0~186】第3の『ーピング処理により、 nチャネル 型TFTのソース領域及びドレイン領域を形成する。『 ーピングの方法はイオンドープ独やイオン在入絵での図 を付与する不純物元ミズ(アクセプタ)を添加すればほ い。このとき、n・チャネル型TFTを形成する半導作[] にはマスクを形成するため、『型を付与する不純物元章 が希加されない。本実施例で他、pダイネル型TFTに おいてLDD領域を作風していないが、もらろん、作品 してなびなり

『0187』このようなして、 ニティネル型でドす50 3にはチャネル形成領域529の外側にLDD信貸53 0、ソース領域またのドレイン領域531が形成2元 5。 pチャネル型TFT502も同様な報道とし、テマネル形成領域527、ソース領域また成ドレイシ領貸528から成っている。を35、本実施側ではシングルゲールの選出しているが、デブルゲート報道としていりプルゲート報道でひってもQの3

【0188】画案部50分に続いて、血チャネル型でFTで形成される画窓でFT504段ボブ電流の性数を固的としてマルチゲート報道で形成され、チャネル形成口域532の外側にEDD前位633、ソース領域な会応 ドレイン領域534が配かられている。

【0189】層間絶縁度は酸化粧式、窒化粧式、注心は 酸化窒化珪素などの無機材料から成り、50~500℃ の厚さの第1の層間絶縁度540と、ポリイミド、アタ リル、ボリイミドアミド、BでB(ペングシタロプテ

ン)などの有機絶縁物材料から成る第2の層間絶縁膜5 41とで形成する。このように、第2の層間絶縁膜を行 機絶縁物材料で形成することにより、表面を良好に平坦 化させることができる。また、有機樹脂材料は一般に瞬 電率が低いので、寄生容量を低減することができる。し かし、吸湿性があり保護膜としては適さないので、第1 の層間絶縁膜540と組み合わせて形成することが好ま した。

【0・190】その後、所定のパターンのレジストマスタを形成し、それぞれの半導体層に形成されたソース領域 10 またはドレイン領域に達するコンタクトホールを形成する。コンタクトホールの形成はドライエッチング法により行う。この場合、エッチングガスにCF4、O2、Heの混合ガスを用い有機樹脂材料から成る第2の層間絶敗 膜541をまずエッチングし、その後、続いてエッチングガスをCF4、O2として第1の層間絶縁膜540をエッチングかる。

【0191】そして、導電性の金属膜をスパック法や以空蒸着法で形成し、レジストマスクパターンを形成し、エンチングによって配線543~549を形成する。このようにして、アクティブマトリクス基板を形成することができる。

【0192】図18 (A) のアクティブマトリクス基級 を用いて、アクティブマトリタス型液晶表示装置を作図 する工程を説明する。図18(B) はアクティブマトリ クス基板と対向基板554とをシール材558で貼り合。 わせた状態を示している。最初に、図18 (A) の状门 のアクティブマトリクス基板上に柱状のスペーサ55 1、5,52を形成する。画案部に設けるスペーサ551 は画素電極上のコンタクト部に重ねて設ける。スペータ 30 は用いる液晶材料にも依存するが、3~10~100高色 とする。 コンタクト部では、コンタクトホールに対応し た凹部が形成されるので、この部分に合わせてスペータ を形成することにより液晶の配向の乱れを防ぐことがで きる。その後、配向膜5.5.3を形成レラピング処理を行 う。対向基据5.5.4には透明導電膜5.5.5、配向膜5.5 6を形成する。こその後、アクティグマトリクス基質と貸 向基板とを貼り合かせ液晶557を注入する。

【Q193】以上のようなして作製されるアクティブマトリクス型の液晶表示装置は各種電子装置の表示装置として用いることができる。前記液晶表示パネルは、面容部において、開口率を低下することなく、また、配象足延等の問題が生むることがないので、大面積化にも十分対応でき得るものとなっている。

《O 1.9 4』なお。本実施例は実施例1乃至5のいずかか一と自由に組み合わせることが可能である。

【0195】 [実施例11] 本実施例では、実施例10 で示したアクティブマトリクス基板を用いて、発光装員 を作製した例について説明する。本実施例では本発明の 記載がないが、実施例10で作製されるアクティブマト 50 リクス基板を用いているため、《本発明を適用していると 言える。

【0196】図19では電流制御用TFT4501として図16のnチャネル型TFT503と同一格造のTFTを用いる。勿論、電流制御用TFT4501のゲート電板はスイッチング用TFT4402のFレイン配息に電気的に接続されている。一変た、電流制御用TFT4601のドレイン配線は面緊電框4504に電気的に接続されている。

【01.97】本実施例では、導風服からなる国家図54 504が発光素子の陰極として機能であ。具体的に図、 アルミニウムとリチウムとの合金膜を用いるが、周別な の1抜もしくは2族に属する元素からなる導電膜もしく 、はそれらの元素を添加した薄壁膜を用いれば成り。

【0.198】画素電極な5点4の上には発光圏な505が形成される。:なお、図19元は一面素しが図示していないが、本実施例ではG(仮)に対応した発光圏を区位法及び全布法(好ましくはエピンコーディング級)により形成している。具体的には、電子注入圏として20m2のアクス(し.1F)順を優が、その上に受光層として70mm厚のアアマ(ポッパラスユニレンビニレン)膜を強けた租層経済としている。

【0199】 次に、発光日4605の上には延明等望立からなる場極4506が設けられる。本実施例の行命、 透明導電膜として酸化インジウムと磁能スズとの配合で もしくは酸化インジウムと酸化亜角との化合物からをる 等電膜を用いる。

【0200】この思征4506まで形成された時点で受洗案子4507が完成する。な然、ここでいう発送日子4507は、画案電紅(陰型)4504、発光日4505及び陽極4506で形成されたダイナードを記ず。 【0201】発光案子4507を完全に受うようにしてパッシペーション限4508を設けることは有効でゆる。パッシペーション股4508を設けることは有効でゆる。パッシペーション股4508としては、炭素日、日化珪素限もしくは変化配化珪素限を含む絶数国からなっ、核絶縁度を単層もしくは粗み合わせた積回で周いる。

【0202】さらに、ペッシペーション磁点、5の8上に 封止材料509を設め、カバー物点51:0を貼り合かで る。封止材料509としては接外線硬化機器を潤い心が 良く、内部に吸湿効果を有する物質もしくは硬化防止の 果を有する物質を設けることは有効である。でた、本口 施例においてカバー物点510はガラス基板や石英に工 やプラスチンク基板(プラステックタイルムも含む)の 内面に炭素膜(好きしくはダイヤモンドライクカーぼン 取りを形成したものを聞いる。

※10203』このようにして作品された発光装□配。□ 素部において、閉口率を低下することなく、また、配□ 遅延等の問題が生じることがないので、太面積化にもす 分対応でき得るものとなっている。 【0204】なお、本実施例は実施例1乃至5のいずれか一と自由に組み合わせることが可能である。

【0205】 [実施例12] 本発明を適用して、本発明を実施して形成された配線基板は様々な電気光学装置

(アクティブマトリクス型液晶表示装置、アクティブマトリクス型EC表示装置、アクティブマトリクス型発光 装置)に用いることが出来る。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本発明を実施出来る。

【0206】その様な電子機器としては、パーソナルコンピュータ、ディスプレアなどが挙げられる。それらの例を図20に示す。

【0207】図20 (A) はパーソナルコンピュータであり、本体3001、画像入力部3002、表示部3003、キーボード3004等を含む。本発明を表示部3003に適用することができる。本発明を適用すれば、表示部3003の大面積化に対応でき得る。

【0208】図20 (B) はプログラムを記録した記録 媒体 (以下、記録媒体と呼ぶ)を用いるプレイヤーであ り、本体3.401、表示部3.402、スピーカ部3.40 3、記録媒体3.404、操作スインチ3.405等を含 し、なお、このプレイチーは記録媒体をしてDVD (D 18 で) 【 Ye * 5 A * 1 1 fe D 1 * e)、CD 等を用い、音楽建賞を映画鑑賞をゲームをインターネッ 上を行うことができる。本発明に表示部3.402に適用 1 ることができる。本発明と適用すれば、表示部3.40 との大面積化に対比でき得る。

【0209】図20 (C) はディスプレイであり、本体 410章、支持台4102、表示部4103等を含む。 本発明は表示部4103に適用することができる。本発 明のディスプレイは特に大画面化した場合において十分 対応でき得る構成をなっている。特に対角10インチ以 主((特に30インチ以上) のディスプレイには有利である。

【0210】以上の能性、本発明の適用範囲は極めて広 4、 お5 また分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例1~4.1のどのような知る合うせからなる構成を用いても実現することができる。

10.2111

「発明の効果」。 法発明の特定を採用することにより、以 ・下に示えまでは有意性を得ることが出来る。

(a) 従来の配換主法行配線基板の作製プロセスに適合 した。簡単な方法法を終

(6) 配利の低低抗化を実現できる。そのため、欧計の 自由度および画素部における閉口串の向上が可能とな **.**

(c) カパレッジを良好なものとすることができる。

(d) 以上の利点を満たした上で、アクティブマトリクス型の液晶表示装置に代表される半導体装置において、 両素部の面積が大きくなり大画面化しても十分に対応することが可能となり、該半導体装置の動作特性および信頼性を向上させることを可能とする。

【図面の簡単な説明】

【図1】 本発明の概念の例を示す図。

70 【図2】 本発明を適用して作製した配線の形状の何を 示す図。

【図3】、本発明を適用して作製した配線の形状の模式 図を示す図。

【図4】 本発明を適用して作製した配線の形状の例を 示す図

【図5】 本発明を適用して作製した配線の形状の何を示す図。

【図6】 本発明を適用して作製した配線の形状の何を示す図。

20 【図7】 本発明の概念の例を示す図。

【図8】 画案TFT、駆動回路のTFTの作製工程を 示す断面図。

【図9】 画素TFT、駆動回路のTFTの作製工程を示す断面図。

【図10】 画素TFT、駆動回路のTFTの作製工程 を示す断面図。

【図11】 画来TFTの構成を示す上面関。

【図12】 アクティブマトリクス型液晶表示装置の作 製工程を示す断面置。

30 【図13】 アクティブマトリクス型液晶表示装置の作 製工程を示す断面置。

【図14】 発光装置の駆動回路及び画素部の断面構造 図。

【図15】 《A】発光装置の上面図。(B) 発光装置の原動回路及び画案部の断面構造図。

【図1.6】 発光装置の駆動回路及び画素部の断面構造

【図17】 本発明の概念の例を示す図。

【図18】 アクティブマトリクス型液晶表示装置の作 製工程を示す断面置

【図19】 発光装置の画来部の断面構造園。


【図20】 半導体装置の例を示す間。

【図21】 画素TFT、駆動回路のTFTの作製工程を示す断面図。

【図22】 第1のエッチング条件により形成される等 電層の形状の例を示す機。

...[図1]

(b) m1 oxysysym




【図7】







(C) THEORY /PROPERTY




{図3]


(A) RHHOEK/H105RHEF105REGGK





[图6]









【図2】


CONTRACTOR OF THE PROPERTY OF


(d)




【図4】









[図6]









【図9】




[図10]




【図13】




【図14】




[閏15]








[図20]





【図21】





【図18】





フロントページの統令

(51)1nt_Cl.7 H 0 1 L 29/786

笠別 記券

HO1L 29/74

了-72-1* (参考) ((72)発明者 補山 義弘 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
Потнер.

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.